基于FPGA的片上网络模拟及分布式时序建模
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第1章 绪论 | 第13-23页 |
| ·研究背景 | 第13-18页 |
| ·片上多核处理器的出现与发展 | 第13-15页 |
| ·片上多核处理器通信部分的解决方案 | 第15-17页 |
| ·片上网络研究需要高性能、高精度、可扩展的模拟器 | 第17-18页 |
| ·传统片上网络模拟器的缺陷 | 第18-21页 |
| ·软件模拟器的性能问题 | 第18-19页 |
| ·基于FPGA的NoC模拟 | 第19-21页 |
| ·论文的研究目标和主要工作 | 第21-22页 |
| ·论文结构 | 第22-23页 |
| 第2章 相关工作 | 第23-37页 |
| ·片上网络建模综述 | 第23-26页 |
| ·建模环境 | 第23-24页 |
| ·不同抽象级别的NoC建模 | 第24-26页 |
| ·建模结果分析 | 第26页 |
| ·片上网络软件模拟器 | 第26-31页 |
| ·串行NoC软件模拟器 | 第26-29页 |
| ·并行NoC软件模拟器 | 第29-30页 |
| ·基于SystemC的NoC模拟器 | 第30-31页 |
| ·基于FPGA的片上网络模拟器 | 第31-34页 |
| ·FIST | 第31-32页 |
| ·紧耦合NoC模拟器 | 第32-34页 |
| ·DART | 第34页 |
| ·小结 | 第34-37页 |
| 第3章 片上网络模拟器基础架构设计 | 第37-47页 |
| ·模拟平台 | 第37-38页 |
| ·片上网络基本组成模块设计 | 第38-44页 |
| ·节点微结构 | 第38-40页 |
| ·拓扑 | 第40页 |
| ·路由算法 | 第40-42页 |
| ·流控 | 第42-44页 |
| ·模拟器设计分析 | 第44-46页 |
| ·模拟配置和结果收集 | 第44-45页 |
| ·可配置性 | 第45页 |
| ·虚拟化 | 第45-46页 |
| ·小结 | 第46-47页 |
| 第4章 基于FPGA的分布式时序控制 | 第47-59页 |
| ·基于FPGA的片上网络时序建模方法分析 | 第47-51页 |
| ·仿真方法 | 第48页 |
| ·分析模拟方法 | 第48页 |
| ·显示计时方法 | 第48-49页 |
| ·隐式计时方法 | 第49-51页 |
| ·DART采用的集中式时序控制问题 | 第51-52页 |
| ·分布式时序控制原理与实现 | 第52-56页 |
| ·节点控制时序 | 第52-53页 |
| ·目标周期计算 | 第53-55页 |
| ·解耦合节点的重新同步 | 第55-56页 |
| ·正确性与性能分析 | 第56-58页 |
| ·小结 | 第58-59页 |
| 第5章 基于FPGA的片上网络模拟器评测 | 第59-67页 |
| ·实验方案 | 第59-60页 |
| ·实验设计 | 第59-60页 |
| ·评价标准 | 第60页 |
| ·实验结果与分析 | 第60-65页 |
| ·正确性 | 第60-62页 |
| ·可扩展性 | 第62-63页 |
| ·模拟性能 | 第63-65页 |
| ·小结 | 第65-67页 |
| 第6章 全文总结 | 第67-71页 |
| ·研究工作和成果 | 第67-68页 |
| ·主要创新 | 第68-69页 |
| ·未来工作展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-76页 |
| 在读期间发表的学术论文与取得的研究成果 | 第76-77页 |
| 在读期间参与的科研项目 | 第77页 |
