基于CPCI总线的操控功能主机的设计和实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题来源及背景 | 第9-10页 |
| ·国内外发展现状 | 第10-11页 |
| ·通信总线的发展现状 | 第10页 |
| ·CPCI总线接口解决方案的发展现状 | 第10-11页 |
| ·本文主要研究内容和技术难点 | 第11-12页 |
| ·本文的组织结构和章节安排 | 第12-15页 |
| 第二章 相关技术研究 | 第15-31页 |
| ·CPCI总线技术 | 第15-17页 |
| ·CPCI总线特性 | 第15-16页 |
| ·CPCI总线的电气特性和机械结构 | 第16-17页 |
| ·CAN总线技术 | 第17-26页 |
| ·CAN总线协议 | 第17-18页 |
| ·CAN总线特性 | 第18-20页 |
| ·CAN帧及逻辑电平 | 第20-26页 |
| ·FPGA设计相关技术 | 第26-29页 |
| ·FPGA的层次化设计方法 | 第26-27页 |
| ·基于FPGA的跨时钟域数据传输---亚稳态 | 第27-29页 |
| ·本章小结 | 第29-31页 |
| 第三章 需求分析与整体设计 | 第31-53页 |
| ·总体设计思想 | 第31-34页 |
| ·结构布局 | 第34-35页 |
| ·课题需求简介 | 第35-40页 |
| ·主机供电模块需求 | 第35页 |
| ·CPCI操控主机需求 | 第35-37页 |
| ·数字开关卡的需求 | 第37-38页 |
| ·CPCI-CAN总线通信卡的需求 | 第38页 |
| ·接口需求 | 第38-40页 |
| ·操控主板的选用匹配情况 | 第40-41页 |
| ·CPCI板卡硬件整体设计 | 第41-49页 |
| ·CPCI总线接口芯片 | 第42-46页 |
| ·CPCI总线接口电路 | 第46-49页 |
| ·PCB的设计与实现 | 第49-52页 |
| ·层叠安排与阻抗控制 | 第49-51页 |
| ·PCB布局布线设计 | 第51页 |
| ·信号完整性分析 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 非功能板卡的详细设计 | 第53-59页 |
| ·电源板的设计 | 第53-54页 |
| ·背板的设计 | 第54-56页 |
| ·后接口板的设计 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 第五章 功能板卡的详细设计 | 第59-81页 |
| ·数字开关控制卡的详细设计 | 第59-64页 |
| ·数字开关控制卡输入输出接口设计 | 第60-62页 |
| ·FPGA硬件设计及逻辑设计 | 第62-63页 |
| ·数字开关控制卡PCB布局 | 第63-64页 |
| ·CPCI-CAN总线通信卡的详细设计 | 第64-79页 |
| ·CAN总线控制器SJA10001 | 第65-67页 |
| ·CAN总线接口模块的设计 | 第67-74页 |
| ·FPGA逻辑电路设计 | 第74-76页 |
| ·CAN帧收发的逻辑控制设计 | 第76-78页 |
| ·CPCI-CAN总线通信卡布局 | 第78-79页 |
| ·本章小结 | 第79-81页 |
| 第六章 测试与分析 | 第81-89页 |
| ·数字开关控制卡的功能测试 | 第81-84页 |
| ·数字开关卡的性能测试 | 第81-83页 |
| ·数字开关卡的FPGA逻辑设计仿真分析 | 第83-84页 |
| ·CPCI-CAN总线通信卡的功能测试与分析 | 第84-88页 |
| ·CAN通信功能测试 | 第84-86页 |
| ·总线消息通信性能测试与分析 | 第86-87页 |
| ·跨时钟域数据传输中的信号仿真分析 | 第87-88页 |
| ·本章小结 | 第88-89页 |
| 第七章 结论与展望 | 第89-91页 |
| ·论文工作总结 | 第89-90页 |
| ·未来工作展望 | 第90-91页 |
| 参考文献 | 第91-93页 |
| 致谢 | 第93-95页 |
| 个人简历、在学期间发表的论文与研究成果 | 第95页 |
