基于FPGA的视频处理系统设计
作者简介 | 第1页 |
摘要 | 第4-5页 |
Abstract | 第5-10页 |
第1章 引言 | 第10-13页 |
·研究背景 | 第10页 |
·图片处理发展史 | 第10-11页 |
·本研究的主要内容 | 第11-12页 |
·视频图像采集 | 第11页 |
·数据的实时存储设计 | 第11-12页 |
·图像的预处理及其算法的设计 | 第12页 |
·显示设计 | 第12页 |
·FPGA内部NiosⅡ软核的搭建 | 第12页 |
·本章小结 | 第12-13页 |
第2章 系统开发环境 | 第13-18页 |
·FPGA发展概述 | 第13页 |
·FPGA的内部结构 | 第13-14页 |
·开发环境及开发流程 | 第14-17页 |
·Quartus9.0软件简介 | 第14-15页 |
·SOPC builder简介 | 第15-16页 |
·NiosⅡ IDE简述 | 第16页 |
·Modelsim简述 | 第16页 |
·硬件描述语言的选择 | 第16-17页 |
·本章小结 | 第17-18页 |
第3章 硬件系统设计 | 第18-29页 |
·AD转化器的选择 | 第18-19页 |
·DA设计 | 第19-20页 |
·DA芯片的选择 | 第19-20页 |
·电源设计 | 第20-22页 |
·图像传感器的选择 | 第22页 |
·存储器设计 | 第22-27页 |
·EPCS芯片的选择及硬件电路的构成 | 第23-25页 |
·SDRAM芯片的电路设计 | 第25-26页 |
·FLASH芯片的电路设计 | 第26-27页 |
·VGA接口设计 | 第27-28页 |
·本章小结 | 第28-29页 |
第4章 接口设计 | 第29-54页 |
·AD转换器与FPGA的接口设计 | 第29-38页 |
·I~2C总线简介 | 第29页 |
·I~2C总线的硬件结构 | 第29页 |
·I~2C总线的特点 | 第29页 |
·I~2C总线的时序 | 第29-30页 |
·I~2C时序的实现 | 第30-33页 |
·SAA7113初始化配置 | 第33-35页 |
·FPGA与SAA7113接口模块 | 第35-38页 |
·VGA接口设计 | 第38-41页 |
·SDRAM接口设计 | 第41-50页 |
·奇/偶场写入FIFO | 第43-44页 |
·SDRAM控制器 | 第44-49页 |
·读出FIFO | 第49-50页 |
·HPI接口设计 | 第50-52页 |
·FLASH接口设计 | 第52页 |
·本章小结 | 第52-54页 |
第5章 图像处理算法的设计 | 第54-70页 |
·噪声的处理方法 | 第54页 |
·数字图像的表示 | 第54-55页 |
·图像处理算法 | 第55-67页 |
·图像窗口的形成 | 第55-58页 |
·中值滤波去噪算法原理及硬件实现 | 第58-62页 |
·算法原理 | 第58-62页 |
·图像的边缘检测算法及硬件实现 | 第62-67页 |
·边缘检测算法原理 | 第62-63页 |
·边缘检测算法在FPGA中的实现 | 第63-67页 |
·系统的优化 | 第67-69页 |
·本章小结 | 第69-70页 |
结论 | 第70-72页 |
全文总结 | 第70页 |
课题展望 | 第70-72页 |
致谢 | 第72-73页 |
参考文献 | 第73-75页 |
攻读硕士学位期间取得成果 | 第75-76页 |
附录A 图像采集程序 | 第76-82页 |
附录B 图像传输控制的实现程序 | 第82-83页 |