| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·课题研究背景及意义 | 第8-9页 |
| ·国内外研究动态 | 第9-11页 |
| ·本文的主要工作 | 第11-12页 |
| ·本文研究内容及组织结构 | 第12-13页 |
| 2 对称密码体制 | 第13-24页 |
| ·分组密码概述 | 第13-14页 |
| ·密码工作模式 | 第14-18页 |
| ·电子密码本模式（ECB） | 第14-15页 |
| ·密码分组链接模式（CBC） | 第15-16页 |
| ·计数器模式（CTR） | 第16-17页 |
| ·输出反馈模式（OFB） | 第17-18页 |
| ·XTS-AES 工作模式的算法和原理 | 第18-22页 |
| ·单个128-bit 数据块的XTS-AES 加密算法 | 第19-21页 |
| ·数据单元的XTS-AES 加密算法 | 第21-22页 |
| ·可调分组密码的安全模型 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 3 XTS-AES 硬件加密的架构设计及各模块实现 | 第24-45页 |
| ·系统结构的建立 | 第24-27页 |
| ·总体方案 | 第24-26页 |
| ·功能模块划分 | 第26页 |
| ·模块之间的调用关系 | 第26-27页 |
| ·各功能模块设计 | 第27-44页 |
| ·全流水AES 加密算法模块设计 | 第28-38页 |
| ·模乘模块设计 | 第38页 |
| ·密文窃取模块设计 | 第38-40页 |
| ·整体数据通路设计 | 第40-44页 |
| ·本章小结 | 第44-45页 |
| 4 整体性能分析和功能仿真 | 第45-56页 |
| ·仿真结果 | 第45-49页 |
| ·AES 模块的仿真 | 第47页 |
| ·XTS-AES 系统的仿真 | 第47-49页 |
| ·FPGA 验证 | 第49-51页 |
| ·综合结果 | 第51-52页 |
| ·性能分析与比较 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 5 结论与展望 | 第56-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 附录1 攻读硕士学位期间发表的主要论文和申请专利 | 第63-64页 |
| 附录2 XTS-AES 硬件加密电路的综合报告 | 第64-66页 |