| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文研究的背景及意义 | 第7-8页 |
| ·国内外相关技术发展现状 | 第8-10页 |
| ·数字接收机技术发展现状 | 第8-9页 |
| ·数字信号相位同步技术发展现状 | 第9-10页 |
| ·论文的工作内容及安排 | 第10-11页 |
| 第二章 多通道数字接收机相位同步问题分析 | 第11-23页 |
| ·引言 | 第11页 |
| ·相控阵雷达接收系统的组成与特点 | 第11-13页 |
| ·数字接收机平台简介 | 第13-16页 |
| ·数字接收系统实现原理 | 第13-14页 |
| ·本数字接收系统总体结构 | 第14-16页 |
| ·本数字接收机系统随机相位产生原因分析 | 第16-21页 |
| ·信号调理环节分析 | 第17页 |
| ·信号采样环节分析 | 第17-18页 |
| ·信号处理环节分析 | 第18-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 多通道数字接收机相位同步问题解决方案 | 第23-33页 |
| ·引言 | 第23页 |
| ·相位同步的基本概念 | 第23-24页 |
| ·相位同步的一般解决方法 | 第24-25页 |
| ·数字接收系统各环节相位同步的解决方法 | 第25-31页 |
| ·两倍抽取降速环节同步解决方法 | 第25-30页 |
| ·数字混频环节同步解决方法 | 第30-31页 |
| ·本数字接收机系统相位同步实现方案 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 多通道数字接收机相位同步的 FPGA 实现 | 第33-49页 |
| ·引言 | 第33页 |
| ·系统总体逻辑框架 | 第33-34页 |
| ·模块电路设计与仿真 | 第34-48页 |
| ·时钟管理模块 | 第34-35页 |
| ·控制信号接收模块 | 第35-36页 |
| ·DDIO 接收降速模块与 ES 双沿采集模块 | 第36-38页 |
| ·I、Q 路信号取值固定模块 | 第38-39页 |
| ·数字下变频模块 | 第39-45页 |
| ·ADC 配置模块 | 第45-47页 |
| ·数据采集控制模块 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 系统测试与分析 | 第49-59页 |
| ·引言 | 第49页 |
| ·进行相位同步前通道间信号相位测试 | 第49-53页 |
| ·测试部分逻辑原理图 | 第49页 |
| ·DDC 节点信号测试 | 第49-50页 |
| ·DDC 节点测试结果 | 第50-53页 |
| ·测试结果分析 | 第53页 |
| ·进行相位同步后通道间信号相位测试 | 第53-57页 |
| ·测试逻辑图 | 第53-54页 |
| ·DDC 节点测试 | 第54页 |
| ·DDC 节点测试结果 | 第54-57页 |
| ·测试结果分析 | 第57页 |
| ·本章小结 | 第57-59页 |
| 总结与展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 硕士期间研究成果 | 第65-66页 |