基于FPGA的闪电光电磁高速信息综合处理
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题研究的背景 | 第9-10页 |
| ·课题研究的意义 | 第10-11页 |
| ·课题研究的内容 | 第11页 |
| ·论文结构安排 | 第11-13页 |
| 第二章 雷电定位系统及FPGA开发应用 | 第13-33页 |
| ·闪电的分类 | 第13-15页 |
| ·雷电监测定位系统 | 第15-18页 |
| ·单站式雷电定位系统 | 第16-17页 |
| ·多站式雷电定位系统 | 第17-18页 |
| ·FPGA相关知识 | 第18-31页 |
| ·FPGA开发流程 | 第18-20页 |
| ·FPGA资源介绍 | 第20-21页 |
| ·FPGA IP core | 第21-31页 |
| ·本章总结 | 第31-33页 |
| 第三章 X3-10M板卡结构及系统方案设计 | 第33-53页 |
| ·X3-10M板卡结构 | 第33-41页 |
| ·A/D结构 | 第34-36页 |
| ·SRAM结构 | 第36-37页 |
| ·FPGA芯片型号 | 第37-38页 |
| ·外部通信接口 | 第38-41页 |
| ·系统数据处理方案设计 | 第41-52页 |
| ·数据流和控制流 | 第41页 |
| ·信号处理部分的设计 | 第41-43页 |
| ·打包模块的设计 | 第43页 |
| ·数据格式 | 第43-45页 |
| ·Memory Map介绍 | 第45-52页 |
| ·本章总结 | 第52-53页 |
| 第四章 系统模块的实现 | 第53-65页 |
| ·信息提取模块的实现 | 第53-58页 |
| ·峰值提取算法实现 | 第54-55页 |
| ·回击判定算法实现 | 第55-56页 |
| ·定位算法实现 | 第56-58页 |
| ·SRAM模块的实现 | 第58-59页 |
| ·打包模块的实现 | 第59-63页 |
| ·包的大小及包头的设计 | 第60-62页 |
| ·打包状态机的设计与实现 | 第62-63页 |
| ·系统时钟部分实现 | 第63-64页 |
| ·本章总结 | 第64-65页 |
| 第五章 系统联合测试 | 第65-73页 |
| ·仿真测试 | 第65-69页 |
| ·逻辑比特文件的生成及FPGA资源消耗情况 | 第65-67页 |
| ·加载逻辑比特文件 | 第67-69页 |
| ·实地测试 | 第69-72页 |
| ·本章总结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| ·总结 | 第73-74页 |
| ·展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 作者攻读学位期间发表的学术论文目录 | 第78页 |
