| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-17页 |
| ·研究背景 | 第9-14页 |
| ·线卡应用的广泛性和提升线卡性能的重要性 | 第9-10页 |
| ·网络处理器的发展及应用情况 | 第10-13页 |
| ·FPGA的动态部分可重构能力 | 第13-14页 |
| ·本文的研究内容和主要贡献 | 第14-15页 |
| ·本文的组织结构 | 第15-17页 |
| 第二章 动态部分可重构交换式线卡的交换结构 | 第17-30页 |
| ·网络处理器的结构与特点 | 第17-25页 |
| ·多芯片流水线结构的网络处理器 | 第17-18页 |
| ·采用加强型RISC处理器结构的网络处理器 | 第18-19页 |
| ·采用嵌入式处理器加协处理器结构的网络处理器 | 第19-20页 |
| ·用同构处理器构成流水线结构的网络处理器 | 第20页 |
| ·采用可配置指令集处理器结构的网络处理器 | 第20-21页 |
| ·用异构处理器组成流水线结构的网络处理器 | 第21-22页 |
| ·采用自适应的RISC加协处理器结构的网络处理器 | 第22-23页 |
| ·网络处理器结构特点分析 | 第23-25页 |
| ·动态部分可重构交换式线卡结构 | 第25-30页 |
| ·数据交换的三种基本交换结构 | 第25-28页 |
| ·共享总线结构 | 第25-26页 |
| ·共享存储器结构 | 第26-27页 |
| ·Crossbar交换结构 | 第27-28页 |
| ·动态部分可重构交换式线卡结构 | 第28-30页 |
| 第三章 动态部分可重构交换式线卡的数据处理 | 第30-52页 |
| ·数据流分类 | 第30-35页 |
| ·协议多路分解 | 第30-31页 |
| ·数据包分类 | 第31-33页 |
| ·数据包的流分类 | 第33-35页 |
| ·动态部分可重构的数据处理单元定义 | 第35-37页 |
| ·动态部分可重构交换式线卡的结构与功能描述 | 第37-43页 |
| ·线卡的数据数据包处理流程 | 第43-52页 |
| ·数据包处理流程 | 第43-45页 |
| ·处理流程的举例说明 | 第45-52页 |
| ·动态部分可重构交换式线卡的结构假设 | 第45-46页 |
| ·典型业务的处理 | 第46-52页 |
| 第四章 仿真结果对比与分析 | 第52-81页 |
| ·业务集中环境下Crossbar与Pipeline结构性能对比仿真结果 | 第52-64页 |
| ·仿真模型说明 | 第52-53页 |
| ·在处理功能相对集中的数据包业务下性能对比仿真结果 | 第53-64页 |
| ·均匀业务环境下Crossbar与Pipeline结构性能对比仿真结果 | 第64-71页 |
| ·仿真模型说明 | 第64-65页 |
| ·在处理功能分布均匀的数据包业务下性能对比仿真结果 | 第65-71页 |
| ·处理任务集中与处理任务均匀场景下的结果对比 | 第71页 |
| ·Crossbar结构中加入可重构功能的仿真结果 | 第71-81页 |
| ·仿真模型说明 | 第71-72页 |
| ·正态随机业务场景下仿真结果对比分析 | 第72-76页 |
| ·均匀随机业务场景下仿真结果对比分析 | 第76-79页 |
| ·正态随机业务与均匀随机业务场景下的结果对比 | 第79-81页 |
| 第五章 总结与展望 | 第81-83页 |
| ·研究工作总结 | 第81页 |
| ·展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 个人简历 | 第86-87页 |
| 作者在攻读硕士学位期间参加的科研项目 | 第87页 |
| 作者在攻读硕士学位期间获奖情况 | 第87页 |
