| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·引言 | 第7页 |
| ·合成孔径雷达简介 | 第7-8页 |
| ·FPGA 实现数字信号处理 | 第8-9页 |
| ·SAR 成像中的转置存储器 | 第9-11页 |
| ·论文内容安排 | 第11-13页 |
| 第二章 FPGA 和 DDRII 在转置存储器中的应用 | 第13-27页 |
| ·引言 | 第13页 |
| ·Altera Stratix III 系列简介 | 第13-22页 |
| ·器件概述 | 第14页 |
| ·创新的功耗技术[14] | 第14-16页 |
| ·自适应逻辑模块设计[13] | 第16-21页 |
| ·TriMatrix 存储器块设计 | 第21-22页 |
| ·MultiTrack 互联设计 | 第22页 |
| ·Micron DDRII SDRAM 简介 | 第22-27页 |
| ·DDRII SDRAM 概念 | 第22-23页 |
| ·MT47H128M8 内部结构[16] | 第23-25页 |
| ·DDRII SDRAM 外部接口设计 | 第25-27页 |
| 第三章 基于 FPGA 的 SAR 转置存储器的设计与实现 | 第27-51页 |
| ·引言 | 第27页 |
| ·SAR 转置存储器的硬件设计 | 第27-31页 |
| ·多模式信号处理板的简介 | 第28-30页 |
| ·转置存储器的芯片选择 | 第30-31页 |
| ·转置存储器的设计流程 | 第31-37页 |
| ·“矩阵分割”设计思想 | 第31页 |
| ·基于矩阵分割思想的设计方案 | 第31-36页 |
| ·本设计的特点 | 第36-37页 |
| ·基于 FPGA 的 SAR 转置存储器的实现 | 第37-51页 |
| ·Altera IP Core 在转置存储器中的应用与设置[20] | 第37-40页 |
| ·CTM 的模块划分与设计方案 | 第40-48页 |
| ·CTM 的接口设计 | 第48-51页 |
| 第四章 FPGA 编程设计思想在转置存储器中的应用和后端设计优化 | 第51-69页 |
| ·引言 | 第51页 |
| ·FPGA 编程设计思想与技巧在 CTM 中的应用 | 第51-57页 |
| ·串并转换 | 第51-52页 |
| ·乒乓操作 | 第52-53页 |
| ·三段式状态机 | 第53-54页 |
| ·异步时钟域的数据同步 | 第54-55页 |
| ·跨时钟域的信号采样 | 第55-56页 |
| ·异步复位同步释放 | 第56-57页 |
| ·后端设计优化 | 第57-63页 |
| ·QuartusII 后端优化[26-28] | 第57-60页 |
| ·LogicLock 设计应用 | 第60-63页 |
| ·基于 FPGA 的 SAR 转置存储器的验证 | 第63-69页 |
| ·ModelSim 功能仿真验证 | 第63-64页 |
| ·板级测试验证 | 第64-69页 |
| 第五章 工作总结与展望 | 第69-71页 |
| ·本文工作总结 | 第69-70页 |
| ·课题展望 | 第70-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 作者在攻读硕士学位期间(合作)的研究成果 | 第75-76页 |
