| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-13页 |
| ·课题背景 | 第7-9页 |
| ·SoC 设计方法学概论 | 第7-8页 |
| ·MPEG-2 标准概况 | 第8页 |
| ·数字电视机顶盒技术发展概况 | 第8-9页 |
| ·数字电视信源解码芯片发展研究概况及课题来源 | 第9-10页 |
| ·本文工作及结构 | 第10-13页 |
| 第2章 MPEG-2 信源解码介绍 | 第13-19页 |
| ·MPEG-2 信源编解码标准介绍 | 第13-16页 |
| ·MPEG-2 相关标准简介 | 第13-14页 |
| ·MPEG-2 标准中的编解码器结构介绍 | 第14-16页 |
| ·MPEG-2 信源解码SoC 的设计流程 | 第16-17页 |
| ·数字电视信源解码系统需求分析及设计目标 | 第17页 |
| ·本章小结 | 第17-19页 |
| 第3章 BTV3000 架构设计方案 | 第19-37页 |
| ·数字电视信源解码SoC 结构介绍 | 第19-20页 |
| ·BTV3000 解码系统的软硬件划分 | 第20-22页 |
| ·BTV3000 系统架构分析 | 第22-35页 |
| ·基于ARM 微处理器核的双核架构 | 第22-26页 |
| ·基于AMBA2.0 AHB 的总线结构 | 第26-30页 |
| ·基于DDR SDRAM 的存储器结构 | 第30-35页 |
| ·本章小结 | 第35-37页 |
| 第4章 视频解码核设计分析 | 第37-45页 |
| ·视频解码核整体结构 | 第37-39页 |
| ·视频解码核子模块设计分析 | 第39-43页 |
| ·变长码解码 | 第39-40页 |
| ·运动补偿模块 | 第40-43页 |
| ·本章小结 | 第43-45页 |
| 第5章 BTV3000 系统的软硬件协同验证 | 第45-53页 |
| ·Seamless 软硬件系统仿真平台介绍 | 第45-46页 |
| ·基于Seamless 的BTV3000 系统的软硬件协同验证 | 第46-49页 |
| ·硬件系统集成 | 第46-48页 |
| ·基于ARM 的软件设计 | 第48-49页 |
| ·仿真条件及结果分析 | 第49-52页 |
| ·仿真条件 | 第49-50页 |
| ·仿真结果及分析 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第6章 BTV3000 总线分析 | 第53-61页 |
| ·总线分析方法 | 第53-54页 |
| ·系统总线分析 | 第54-58页 |
| ·存储总线分析 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 附录I CPU 性能公式 | 第67-68页 |
| 附录II 高清MP@ HL 解码数据率的计算 | 第68-69页 |
| 附录III DCT 和IDCT 变换 | 第69-70页 |
| 攻读硕士学位期间所发表的学术论文 | 第70-71页 |
| 致谢 | 第71页 |