基于FPGA的DDS双通道波形发生器
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-12页 |
| 第1章 绪论 | 第12-17页 |
| ·课题背景 | 第12-13页 |
| ·国内外波形发生器的发展现状 | 第13-16页 |
| ·波形发生器的发展状况 | 第13-14页 |
| ·国内外波形发生器产品比较 | 第14-15页 |
| ·研究波形发生器的目的及意义 | 第15-16页 |
| ·本文研究主要内容 | 第16-17页 |
| 第2章 DDS 波形发生器理论介绍 | 第17-28页 |
| ·频率合成技术 | 第17-18页 |
| ·频率合成技术的发展及分类 | 第17-18页 |
| ·频率合成技术的技术指标 | 第18页 |
| ·DDS 的原理和结构 | 第18-23页 |
| ·DDS 的原理 | 第18-20页 |
| ·DDS 的基本结构 | 第20-23页 |
| ·DDS 的输出特性 | 第23-25页 |
| ·理想的DDS 输出频谱 | 第23-24页 |
| ·实际DDS 输出噪声问题 | 第24-25页 |
| ·任意波形的产生 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 FPGA 芯片设计 | 第28-44页 |
| ·FPGA 开发工具及语言介绍 | 第28-30页 |
| ·FPGA 工具介绍 | 第28页 |
| ·使用Quartus II 开发的基本步骤 | 第28-29页 |
| ·硬件描述语言的选择 | 第29页 |
| ·cyclone 器件概述 | 第29-30页 |
| ·FPGA 结构和规划 | 第30-32页 |
| ·整体结构设计 | 第30-31页 |
| ·设计模块划分 | 第31-32页 |
| ·各模块设计与仿真 | 第32-42页 |
| ·时钟模块 | 第32-33页 |
| ·8 位加法器 | 第33-35页 |
| ·频率字输入模块 | 第35-37页 |
| ·频率字处理模块 | 第37页 |
| ·地址字累加模块 | 第37-38页 |
| ·波形数据寻址模块 | 第38-40页 |
| ·波形数据ROM | 第40-41页 |
| ·DDS 处理模块 | 第41-42页 |
| ·芯片引脚功能定义 | 第42-43页 |
| ·设计结果报告 | 第43页 |
| ·本章小结 | 第43-44页 |
| 第4章 波形发生器硬件设计 | 第44-59页 |
| ·硬件整体方案设计 | 第44-45页 |
| ·输入与显示部分 | 第45-46页 |
| ·液晶显示 | 第45-46页 |
| ·键盘 | 第46页 |
| ·微处理器控制部分 | 第46-51页 |
| ·复位电路 | 第46-47页 |
| ·频率控制字计算方法 | 第47-49页 |
| ·FPGA 与单片机的连接及控制程序 | 第49-51页 |
| ·FPGA 下载电路设计 | 第51-52页 |
| ·D/A 器件及幅值调节部分 | 第52-54页 |
| ·滤波器部分 | 第54-58页 |
| ·滤波器的分类和选择 | 第54-55页 |
| ·滤波器电路实现 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 波形发生器软件设计 | 第59-64页 |
| ·软件的总体结构 | 第59-60页 |
| ·软件的分模块设计 | 第60-63页 |
| ·本章小节 | 第63-64页 |
| 第6章 系统测试结果 | 第64-71页 |
| ·输出波形 | 第64-70页 |
| ·输出频率精度 | 第70页 |
| ·本章小结 | 第70-71页 |
| 结论 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间发表的学术论文 | 第76-77页 |
| 致谢 | 第77页 |
