| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-12页 |
| ·课题背景与主要意义 | 第10-11页 |
| ·本论文主要工作 | 第11页 |
| ·论文章节安排 | 第11-12页 |
| 第二章 SOPC 技术 | 第12-21页 |
| ·基于SOPC 的软硬件协同设计方法 | 第12-14页 |
| ·NIOS II 软核处理器 | 第14-16页 |
| ·Nios II 处理器简介 | 第14-15页 |
| ·Nios II 处理器外围设备 | 第15-16页 |
| ·AVALON 总线 | 第16-18页 |
| ·Avalon 总线结构 | 第16-17页 |
| ·Avalon 总线特点 | 第17-18页 |
| ·SOPC 开发工具以及设计流程 | 第18-21页 |
| ·SOPC 开发工具 | 第18-19页 |
| ·SOPC 设计流程 | 第19-21页 |
| 第三章 心电信号的数字滤波处理算法设计及FPGA 实现 | 第21-36页 |
| ·心电信号的FIR 低通滤波设计 | 第21-28页 |
| ·FIR 滤波器的基本结构 | 第21-23页 |
| ·FIR 滤波器的设计方法 | 第23-25页 |
| ·FIR 低通滤波器的设计步骤 | 第25-27页 |
| ·FIR 低通滤波器的实现 | 第27-28页 |
| ·整系数梳状滤波器的FPGA 实现 | 第28-32页 |
| ·简单整系数递归数字滤波器的特点 | 第28页 |
| ·简单整系数递归数字滤波器的设计 | 第28-30页 |
| ·梳状滤波器的FPGA 模块设计 | 第30-31页 |
| ·梳状滤波器的FPGA 模块仿真测试 | 第31-32页 |
| ·心率检测的FPGA 模块设计 | 第32-36页 |
| ·心率的测量方法 | 第32-33页 |
| ·心率检测模块的FPGA 实现 | 第33-35页 |
| ·心率检测模块的仿真与测试 | 第35-36页 |
| 第四章 基于SOPC 心电检测分析系统数字硬件部分设计 | 第36-53页 |
| ·基于SOPC 心电检测分析系统的总体结构设计 | 第36-37页 |
| ·数据采集处理模块的设计 | 第37-46页 |
| ·数据采集处理模块的结构 | 第37-38页 |
| ·数据采集控制逻辑模块 | 第38-40页 |
| ·ECG 数字信号处理模块 | 第40-41页 |
| ·数据接口 | 第41-43页 |
| ·数据采集处理模块的测试仿真 | 第43-44页 |
| ·数据采集处理模块封装为SOPC Builder 组件 | 第44-46页 |
| ·放大器增益控制模块的设计 | 第46-49页 |
| ·放大器增益控制原理 | 第46页 |
| ·数字电位器控制器模块设计 | 第46-48页 |
| ·数字电位器控制器的仿真测试 | 第48-49页 |
| ·显示、存储控制模块的设计 | 第49-52页 |
| ·LCD 控制器模块的设计 | 第49-50页 |
| ·LCD 控制器的仿真与测试 | 第50页 |
| ·SD 卡控制电路的设计 | 第50-52页 |
| ·NIOS II 系统的搭建 | 第52-53页 |
| 第五章 基于SOPC 心电检测分析系统的软件设计 | 第53-62页 |
| ·NIOS II 处理器控制软件的设计 | 第53-57页 |
| ·控制系统的主程序设计 | 第53-54页 |
| ·中断服务子程序的设计 | 第54-57页 |
| ·VC 串口通信实时显示心电波形软件的设计 | 第57-62页 |
| ·通信协议的编制 | 第57-58页 |
| ·串口通信程序设计 | 第58-60页 |
| ·软件界面 | 第60-62页 |
| 第六章 软硬件联合测试 | 第62-65页 |
| ·心率检测功能测试 | 第62-63页 |
| ·ECG 数据采集以及滤波功能测试 | 第63-65页 |
| 第七章 结论与展望 | 第65-67页 |
| ·结论 | 第65页 |
| ·展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 攻硕期间取得的研究成果 | 第70-71页 |
