基于FPGA的I～2C总线控制器的设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 绪论 | 第7-15页 |
| ·I~2C 总线的历史 | 第7-8页 |
| ·I~2C 总线的优点 | 第8-10页 |
| ·FPGA 的发展及应用 | 第10-13页 |
| ·课题的主要工作以及论文的组织 | 第13-15页 |
| 第2章 I~2C 总线技术的研究 | 第15-26页 |
| ·I~2C 总线的概念 | 第15-16页 |
| ·I~2C 总线的信号线和接口电路 | 第16-17页 |
| ·I~2C 总线的位传输 | 第17-21页 |
| ·数据的有效性 | 第17页 |
| ·I~2C 总线数据传送的开始和停止 | 第17-19页 |
| ·总线信号的时序 | 第19-21页 |
| ·I~2C 总线的数据传输 | 第21-25页 |
| ·总线传输的字节格式 | 第21页 |
| ·总线的响应（Acknowledge） | 第21-22页 |
| ·总线的数据传输格式 | 第22-25页 |
| ·重复起始条件 | 第25页 |
| ·子地址 | 第25-26页 |
| 第3章 设计环境和设计方法 | 第26-32页 |
| ·设计环境 | 第26-27页 |
| ·设计方法 | 第27-29页 |
| ·基于FPGA 的数字电路的设计流程 | 第29-32页 |
| 第4章 I~2C总线控制器的设计 | 第32-65页 |
| ·实现功能 | 第32-33页 |
| ·I~2C总线控制器的顶层设计 | 第33-35页 |
| ·顶层模块结构的划分 | 第35-36页 |
| ·内部模块的设计和VERILOG实现 | 第36-65页 |
| ·时钟分频器 | 第36-39页 |
| ·接收寄存器 | 第39-42页 |
| ·发送寄存器 | 第42-45页 |
| ·时序控制模块 | 第45-57页 |
| ·输出缓冲器 | 第57-59页 |
| ·顶层文件 | 第59-65页 |
| 第5章 I~2C总线控制器的硬件仿真 | 第65-71页 |
| ·器件的选择 | 第65-66页 |
| ·硬件仿真 | 第66-71页 |
| 参考文献 | 第71-73页 |
| 结论 | 第73-74页 |
| 致谢 | 第74-75页 |
| 攻读硕士学位期间已发表和递交的论文 | 第75-76页 |
| 附录 | 第76-78页 |
