雷达系统中正交检波和脉冲压缩算法研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·论文产生的背景和意义 | 第7-8页 |
| ·论文的内容和安排 | 第8-9页 |
| 第二章 数字正交采样技术 | 第9-17页 |
| ·数字正交采样原理 | 第9-10页 |
| ·正交信号处理的几种实现方法 | 第10-17页 |
| ·低通滤波器法 | 第10-12页 |
| ·希尔伯特滤波法 | 第12-13页 |
| ·函数插值法 | 第13-14页 |
| ·数字乘积检波方法 | 第14-17页 |
| 第三章 脉冲压缩技术 | 第17-24页 |
| ·匹配滤波器的概念 | 第17-18页 |
| ·线性调频（LFM）信号的脉冲压缩 | 第18-21页 |
| ·非线性调频（NLFM）信号的脉冲压缩 | 第21-24页 |
| 第四章 数字正交检波和脉冲压缩器的设计与调试 | 第24-51页 |
| ·A/D电路设计 | 第24-26页 |
| ·数字源的设计与实现 | 第26-29页 |
| ·Stratix系列FPGA简介 | 第26-28页 |
| ·数字源的FPGA设计 | 第28-29页 |
| ·滤波器简介 | 第29-31页 |
| ·FIR滤波器结构 | 第29-30页 |
| ·采样率转换滤波器 | 第30-31页 |
| ·数字正交检波和脉冲压缩中滤波器的实现 | 第31-40页 |
| ·CSD编码方法的乘法器 | 第32-33页 |
| ·FPGA 内 RAM 资源的优化处理 | 第33-35页 |
| ·数字正交采样和脉冲压缩滤波器的实现 | 第35-36页 |
| ·动态可重构结构的FIR滤波器的实现 | 第36-37页 |
| ·同步设计方案 | 第37-38页 |
| ·使用逻辑锁技术提升设计 | 第38-40页 |
| ·数字正交检波和脉冲压缩设计实例 | 第40-42页 |
| ·测试电路设计 | 第42-44页 |
| ·实测结果 | 第44-46页 |
| ·系统设计注意事项 | 第46-51页 |
| ·系统可升级设计 | 第46页 |
| ·电源设计 | 第46-51页 |
| 结束语 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 作者读研期间参加的科研和发表的论文 | 第55-56页 |
| 附录 | 第56-57页 |
