| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·高速摄像概述 | 第7-10页 |
| ·高速摄像的发展 | 第7-8页 |
| ·高速摄像的优点 | 第8页 |
| ·CMOS 图像传感器的特点及其在高速摄像系统中的应用 | 第8-9页 |
| ·几种典型的国外高速摄像系统介绍 | 第9-10页 |
| ·课题研究的目的和意义 | 第10页 |
| ·课题主要研究内容 | 第10-11页 |
| ·论文的结构安排 | 第11-12页 |
| 2 系统总体方案设计 | 第12-18页 |
| ·系统总体构成 | 第12-13页 |
| ·高速数字相机设计 | 第13-18页 |
| ·高速数字相机结构设计 | 第13页 |
| ·高速CMOS 图像传感器及其读出模块 | 第13-15页 |
| ·高速A/D 转换和LVDS 转换模块 | 第15-16页 |
| ·FPGA 时序控制模块 | 第16-18页 |
| 3 系统硬件电路设计 | 第18-36页 |
| ·基于高速CMOS 图像传感器的驱动电路设计 | 第18-23页 |
| ·多路并行大动态范围读出电路设计 | 第18-20页 |
| ·时序控制信号输入缓冲驱动电路设计 | 第20-21页 |
| ·图像传感器供电电路设计 | 第21-23页 |
| ·基于FPGA 的系统时序电路设计 | 第23-27页 |
| ·FPGA 器件选型和硬件相关设计 | 第23-25页 |
| ·Cyclone EP1C3 FPGA 的配置电路 | 第25-27页 |
| ·系统时钟树电路设计 | 第27-30页 |
| ·系统时钟树结构设计 | 第27-28页 |
| ·系统时钟树硬件电路设计 | 第28-30页 |
| ·高速多路并行A/D 转换电路设计 | 第30-32页 |
| ·AD9288 功能结构 | 第30-31页 |
| ·AD9288 工作时序 | 第31-32页 |
| ·高速多路LVDS 传输电路设计 | 第32-35页 |
| ·LVDS 控制传输部分电路 | 第32-33页 |
| ·LVDS 数据传输部分电路 | 第33-35页 |
| ·系统电源设计 | 第35-36页 |
| 4 基于FPGA 的图像传感器可编程时序功能电路设计 | 第36-60页 |
| ·基于Verilog HDL 语言的FPGA 设计 | 第36-38页 |
| ·Verilog HDL 语言简介 | 第36页 |
| ·自顶向下（Top-Down）的设计方法 | 第36-37页 |
| ·FPGA 的设计流程 | 第37-38页 |
| ·图像传感器可编程时序控制功能电路设计 | 第38-60页 |
| ·像素阵列曝光和采样存储时序控制模块设计 | 第38-46页 |
| ·像素阵列行读取控制模块设计 | 第46-51页 |
| ·像素阵列列读取控制模块设计 | 第51-54页 |
| ·多分辨率窗选模块设计 | 第54-57页 |
| ·图像帧读取起始地址输入模块设计 | 第57-59页 |
| ·顶层模块图设计 | 第59-60页 |
| 5 结论 | 第60-63页 |
| ·系统实际图像采集实验结果分析 | 第60-61页 |
| ·总结与展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 攻读硕士学位期间发表的论文 | 第65-66页 |
| 致谢 | 第66-69页 |
| 附录: 高速图像系统部分电路板实物图片 | 第69页 |
