网络数据隧道式加密与解密的硬件实现
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-10页 |
| ·课题提出的背景及意义 | 第6-7页 |
| ·研究与应用现状 | 第7-8页 |
| ·国内外发展动态 | 第8-9页 |
| ·论文的主要任务及内容 | 第9-10页 |
| 第二章 IP层安全协议简介 | 第10-19页 |
| ·IPSec安全协议 | 第10-14页 |
| ·IPSec的体系结构 | 第10-12页 |
| ·IPSec的两种运行模式 | 第12-13页 |
| ·IPSec协议的处理过程 | 第13-14页 |
| ·验证头（AH）协议 | 第14-15页 |
| ·封装安全载荷（ESP）协议 | 第15-19页 |
| ·ESP的运行模式 | 第16页 |
| ·ESP处理 | 第16-19页 |
| 第三章 网络数据安全基础及安全方案的研究 | 第19-33页 |
| ·网络体系结构 | 第19-22页 |
| ·密码学基础 | 第22-27页 |
| ·密码学简介 | 第22-25页 |
| ·分组密码系统 | 第25-27页 |
| ·安全网卡的设计方案分析 | 第27-33页 |
| ·网卡的功能与结构 | 第27-29页 |
| ·IPSec设计分析 | 第29-30页 |
| ·安全网卡模型研究 | 第30-33页 |
| 第四章 所用开发语言与开发环境介绍 | 第33-43页 |
| ·硬件描述语言 | 第33-36页 |
| ·采用VHDL语言编程的步骤及优点 | 第33-35页 |
| ·本文所用到的VHDL语言中的基本单元 | 第35-36页 |
| ·FPGA设计 | 第36-39页 |
| ·FPGA设计流程 | 第37-38页 |
| ·APEX20K系列芯片简介 | 第38-39页 |
| ·QuartusⅡ开发软件简介 | 第39-43页 |
| ·QuartusⅡ软件的特点及支持的器件 | 第39-40页 |
| ·使用QuartusⅡ软件进行设计的步骤 | 第40-43页 |
| 第五章 AES算法的FPGA设计 | 第43-64页 |
| ·高级加密标准（AES） | 第43-47页 |
| ·预备知识 | 第45页 |
| ·AES算法结构 | 第45-47页 |
| ·AES算法加密部分的实现 | 第47-57页 |
| ·S盒变换——SubBytes的实现 | 第50-54页 |
| ·行变换——ShiftRows的实现 | 第54-56页 |
| ·列变换——MixColumns的实现 | 第56-57页 |
| ·密钥扩展 | 第57-61页 |
| ·AES算法整体结构 | 第61-63页 |
| ·小结 | 第63-64页 |
| 第六章 工作总结与展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 发表论文和参加科研情况说明 | 第67-68页 |
| 致谢 | 第68页 |
