| 图目录 | 第1-7页 |
| 表目录 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| §1.1 课题背景和意义 | 第10页 |
| §1.2 相关研究综述 | 第10-12页 |
| ·高性能处理器发展概述 | 第10-11页 |
| ·存储一致性模型相关研究 | 第11-12页 |
| ·高速缓存一致性协议相关研究 | 第12页 |
| §1.3 课题工作与研究内容 | 第12-13页 |
| §1.4 本文结构 | 第13-14页 |
| 第二章 存储一致性模型 | 第14-26页 |
| §2.1 存储一致性模型与高速缓存一致性 | 第14-16页 |
| §2.2 以硬件为中心的存储一致性模型 | 第16-20页 |
| ·顺序一致性模型 | 第16-18页 |
| ·处理器一致性模型 | 第18-19页 |
| ·弱一致性模型 | 第19-20页 |
| ·释放一致性模型 | 第20页 |
| §2.3 以程序员为中心的存储一致性模型 | 第20-25页 |
| ·DRFO | 第21-22页 |
| ·一种存储一致性框架 | 第22-23页 |
| ·LC一致性性模型 | 第23-25页 |
| §2.4 计算为中心的一致性模型 | 第25页 |
| §2.5 本章小结 | 第25-26页 |
| 第三章 高速缓存一致性协议及其实现分析 | 第26-53页 |
| §3.1 高速缓存一致性 | 第26页 |
| ·高速缓存一致性问题 | 第26页 |
| §3.2 高速缓存一致性协议 | 第26-31页 |
| ·高速缓存协议综述 | 第26-27页 |
| ·基于目录的高速缓存一致性协议 | 第27-28页 |
| ·基于侦听的高速缓存一致性协议 | 第28-31页 |
| §3.3 高速缓存一致性协议设计和实现中的存储一致性要求 | 第31-34页 |
| ·写操作的原子性要求 | 第31页 |
| ·值传播要求 | 第31-34页 |
| §3.4 总线监听一致性协议的实现研究 | 第34-39页 |
| ·正确性要求 | 第34-35页 |
| ·基本的高速缓存一致性设计 | 第35-39页 |
| §3.5 监听协议的一种优化实现方案 | 第39-52页 |
| ·系统模型 | 第40-41页 |
| ·MSI协议实现 | 第41-44页 |
| ·MESI协议实现 | 第44-52页 |
| §3.6 本章小结 | 第52-53页 |
| 第四章 高速缓存一致性模拟器及模拟结果现分析 | 第53-68页 |
| §4.1 模拟器实现要点 | 第53-57页 |
| ·体系结构模拟器概述 | 第53-54页 |
| ·本文的高速缓存模拟器实现分析 | 第54-57页 |
| §4.2 模拟结果分析 | 第57-67页 |
| §4.3 本章小结 | 第67-68页 |
| 第五章 总结 | 第68-70页 |
| 致谢 | 第70-71页 |
| 攻读硕士期间发表的论文 | 第71-72页 |
| 参考文献 | 第72-74页 |