| 中文摘要 | 第1-9页 |
| 英文摘要 | 第9-11页 |
| 第一章 绪论 | 第11-16页 |
| ·引言 | 第11-12页 |
| ·课题来源背景 | 第12-14页 |
| ·课题来源 | 第12-13页 |
| ·研究背景 | 第13-14页 |
| ·课题任务和技术指标 | 第14-15页 |
| ·课题任务 | 第14-15页 |
| ·任务指标 | 第15页 |
| ·论文工作 | 第15-16页 |
| 第二章 物理隔离技术与物理隔离网闸 | 第16-30页 |
| ·物理隔离技术概述 | 第16-23页 |
| ·物理隔离技术的概念 | 第16-17页 |
| ·物理隔离技术的内涵 | 第17-18页 |
| ·物理隔离技术的发展 | 第18-21页 |
| ·物理隔离技术的主要技术路线 | 第21-23页 |
| ·网闸技术 | 第23-28页 |
| ·网闸的概念 | 第23-24页 |
| ·网闸技术原理 | 第24-25页 |
| ·网闸的安全性分析 | 第25-26页 |
| ·防火墙与网闸的比较 | 第26-28页 |
| ·物理隔离网闸的不足 | 第28页 |
| ·本章小结 | 第28-30页 |
| 第三章 基于MIPS CPU的千兆物理隔离网闸系统结构设计 | 第30-38页 |
| ·MIPS网闸系统的设计要求 | 第30-31页 |
| ·MIPS网闸系统结构的设计 | 第31-33页 |
| ·MIPS网闸的BIOS规划 | 第33-35页 |
| ·根据MIPS网闸系统结构选择并确定芯片 | 第35-37页 |
| ·处理器(CPU)芯片的选择 | 第35-36页 |
| ·北桥(North Bridge)芯片的选择 | 第36页 |
| ·南桥(South Bridge)芯片的选择 | 第36-37页 |
| ·双端口RAM芯片的选择 | 第37页 |
| ·复杂可编程逻辑器件(CPLD或FPGA)的选择 | 第37页 |
| ·本章小结 | 第37-38页 |
| 第四章 基于MIPS CPU的千兆物理隔离网闸的设计实现 | 第38-58页 |
| ·MIPS网闸的硬件电路基本结构 | 第38-39页 |
| ·MIPS网闸内外部处理单元的设计 | 第39-42页 |
| ·内外部处理单元(MIPS主板)的硬件电路设计 | 第39-40页 |
| ·内外部处理单元(MIPS主板)硬件电路的实现 | 第40-42页 |
| ·隔离硬件(双端口RAM卡)的设计 | 第42-53页 |
| ·双通道循环缓冲区实时开关技术原理 | 第43-44页 |
| ·双端口RAM卡与SDRAM接口的时序 | 第44-46页 |
| ·双端口RAM卡的硬件设计 | 第46-48页 |
| ·双端口RAM卡的FPGA设计实现 | 第48-51页 |
| ·双端口RAM卡的硬件设计原理图(部分) | 第51-53页 |
| ·MIPS网闸BIOS中的PS／2键盘模块的设计 | 第53-57页 |
| ·PS／2键盘的编码 | 第53页 |
| ·PS／2键盘的命令集 | 第53-54页 |
| ·PS／2键盘模块的设计 | 第54-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 基于MIPS CPU的千兆物理隔离网闸高速电路设计 | 第58-73页 |
| ·高速电路设计概述 | 第58页 |
| ·MIPS网闸中信号延时 | 第58-65页 |
| ·传输线理论 | 第58-61页 |
| ·MIPS网闸中信号延时问题的解决 | 第61-65页 |
| ·MIPS网闸中的信号反射问题 | 第65-69页 |
| ·信号反射问题 | 第65-66页 |
| ·MIPS网闸中反射问题的解决 | 第66-69页 |
| ·MIPS网闸中串扰问题的解决 | 第69-70页 |
| ·MIPS网闸中电磁兼容性的解决 | 第70-71页 |
| ·MIPS网闸中对于可测试性的解决 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 基于MIPS CPU的千兆物理隔离网闸的测试与调试 | 第73-75页 |
| 结论 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附录 | 第81页 |
