数字相关器精同步判决算法研究及其FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-9页 |
| 第一章 引言 | 第9-12页 |
| ·相关器概述 | 第9页 |
| ·课题背景 | 第9-10页 |
| ·论文的主要内容及安排 | 第10-12页 |
| 第二章 数字接收机相关知识介绍 | 第12-29页 |
| ·数字接收机的结构 | 第12-13页 |
| ·中频信号特征 | 第13-14页 |
| ·MSK 信号及其特点 | 第14页 |
| ·MSK 信号的解调 | 第14-18页 |
| ·正交解调法 | 第14-16页 |
| ·差分解调法 | 第16-18页 |
| ·现有同步算法 | 第18-29页 |
| ·滤波位同步法 | 第19-20页 |
| ·基带锁相环位同步法 | 第20-22页 |
| ·导频信道同步法 | 第22页 |
| ·导频编码同步法 | 第22-23页 |
| ·扩频信号同步 | 第23-29页 |
| 第三章 同步判决模块算法设计 | 第29-58页 |
| ·系统整体结构 | 第29-30页 |
| ·粗同步算法设计 | 第30-37页 |
| ·脉冲头检测算法 | 第30-35页 |
| ·脉冲幅值相关 | 第35-36页 |
| ·单频干扰屏蔽 | 第36-37页 |
| ·精同步判决算法 | 第37-58页 |
| ·精确同步原理 | 第37-38页 |
| ·脉冲头同步位整形 | 第38-41页 |
| ·早期精同步判决方式 | 第41-44页 |
| ·脉冲头同步位抖动分析 | 第44-50页 |
| ·中期的位同步判决算法 | 第50-52页 |
| ·最佳位同步判决 | 第52-58页 |
| 第四章 同步判决模块的FPGA设计实现 | 第58-85页 |
| ·硬件电路设计 | 第58-62页 |
| ·同步整形模块的FPGA 设计 | 第62-67页 |
| ·同步抽头滤波器实现 | 第63-64页 |
| ·双口RAM 的移位寄存器实现 | 第64-66页 |
| ·脉冲头同步判决模块 | 第66-67页 |
| ·精同步模块的FPGA 实现 | 第67-77页 |
| ·单通道设计 | 第69-76页 |
| ·比较模块设计 | 第76-77页 |
| ·判决模块的FPGA 实现 | 第77-80页 |
| ·基带波形片内缓存模块的FPGA 实现 | 第80-82页 |
| ·基带波形片外缓存模块的FPGA 实现 | 第82-85页 |
| 第五章 同步判决模块电路功能的验证与测试 | 第85-97页 |
| ·同步判决电路模块测试平台设计和改进 | 第85-91页 |
| ·同步判决电路模块设计验证 | 第91-93页 |
| ·同步判决电路模块性能测试 | 第93-97页 |
| 第六章 总结与展望 | 第97-99页 |
| ·现有工作的总结 | 第97-98页 |
| ·对未来工作的展望 | 第98-99页 |
| 参考文献 | 第99-102页 |
| 致谢 | 第102-103页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第103页 |
| 1. 个人简历 | 第103页 |
| 2. 获奖情况 | 第103页 |
| 3. 研究成果 | 第103页 |
| 4. 发表论文 | 第103页 |
