| 第1章 绪论 | 第1-10页 |
| ·问题的提出 | 第7页 |
| ·国内外关于这种问题的解决方案 | 第7-9页 |
| ·方案一:利用嵌入式USB主机 | 第7-8页 |
| ·方案二:利用网线进行转换 | 第8-9页 |
| ·本文研究的意义 | 第9页 |
| ·本文主要研究内容 | 第9-10页 |
| 第2章 USB简介 | 第10-27页 |
| ·USB信号规范 | 第10-15页 |
| ·数据编码 | 第13页 |
| ·比特填充 | 第13-14页 |
| ·同步方式 | 第14页 |
| ·EOP宽度 | 第14-15页 |
| ·时延 | 第15页 |
| ·USB协议 | 第15-27页 |
| ·数据发送顺序 | 第15页 |
| ·同步字段 | 第15-16页 |
| ·包字段格式 | 第16-18页 |
| ·包格式 | 第18-20页 |
| ·处理格式 | 第20-24页 |
| ·数据切换同步和重试 | 第24-27页 |
| 第3章 系统结构和模块引脚设计 | 第27-35页 |
| ·LEX／REX结构 | 第27-28页 |
| ·USB收发器 | 第28-29页 |
| ·UTMI | 第29-30页 |
| ·网络收发器 | 第30-32页 |
| ·LXT905 | 第31页 |
| ·NETPHY | 第31-32页 |
| ·LEX／REX引擎 | 第32-33页 |
| ·先进先出缓冲区(FIFO buffer) | 第32-33页 |
| ·LEX／REX引擎 | 第33页 |
| ·系统电路图 | 第33-35页 |
| 第4章 UTMI和NETPHY模块的实现 | 第35-45页 |
| ·UTMI模块实现 | 第35-44页 |
| ·DPLL(Data Phase Lock Logic) | 第35-39页 |
| ·SYNC和EOP的检测 | 第39-40页 |
| ·NRZI编解码 | 第40-41页 |
| ·比特填充 | 第41-42页 |
| ·UTMI仿真结果 | 第42-44页 |
| ·NETPHY模块的实现 | 第44-45页 |
| 第5章 SIE模块协议设计 | 第45-58页 |
| ·SETUP包的处理 | 第45-46页 |
| ·IN包的处理 | 第46-51页 |
| ·OUT包的处理 | 第51-56页 |
| ·设备挂起和复位 | 第56-58页 |
| 第6章 SIE模块的实现 | 第58-74页 |
| ·SIE的详细结构 | 第58页 |
| ·FIFO模块的实现 | 第58-59页 |
| ·传输类型的判断 | 第59-65页 |
| ·CRC校验 | 第65-68页 |
| ·协议逻辑模块的实现 | 第68-74页 |
| 结论 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间发表的论文 | 第79页 |