短波同步广播频率源设计与研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-14页 |
| ·论文研究背景 | 第7-8页 |
| ·目前的研究现状和方法 | 第8-10页 |
| ·可用参考标准频率源的种类 | 第8页 |
| ·GPS参考频率源 | 第8-9页 |
| ·北斗卫星导航系统 | 第9-10页 |
| ·频率合成基本方法 | 第10-13页 |
| ·直接频率合成 | 第10-11页 |
| ·锁相环式频率合成 | 第11页 |
| ·DDS和混合频率合成技术 | 第11-13页 |
| ·本文研究内容和框架 | 第13-14页 |
| 2 锁相频率合成技术研究 | 第14-19页 |
| ·锁相环的基本原理 | 第14-15页 |
| ·锁相环频率合成器工作原理 | 第15-16页 |
| ·全数字锁相环的结构和特点 | 第16-17页 |
| ·全数字锁相环的基本结构和原理 | 第16-17页 |
| ·全数字锁相环的优点 | 第17页 |
| ·频率合成器性能指标 | 第17-19页 |
| 3 频率合成系统硬件设计 | 第19-37页 |
| ·系统方案论证和总体设计 | 第19-20页 |
| ·ARM主控制模块 | 第20-23页 |
| ·LPC2148核心电路 | 第20-22页 |
| ·LPC2148外部存储电路 | 第22页 |
| ·LPC2418USB接口电路 | 第22-23页 |
| ·频率合成模块 | 第23-29页 |
| ·数字锁相环芯片AD9549工作原理 | 第23-27页 |
| ·AD9549芯片配置电路 | 第27-29页 |
| ·信号滤波电路设计 | 第29-33页 |
| ·参考频率源接口配置电路 | 第33-35页 |
| ·正弦波转方波电路 | 第35页 |
| ·CPLD协处理器和其它模块 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 4 系统的软件设计及实现 | 第37-47页 |
| ·GPS模块锁定检测 | 第37-38页 |
| ·AD9549串行端口控制 | 第38-39页 |
| ·AD9549指令字和寄存器配置 | 第39-43页 |
| ·CPLD协处理器VHDL设计 | 第43-47页 |
| ·CPLD频率测量 | 第43-44页 |
| ·CPLD与LPC2148串行通信 | 第44-47页 |
| 5 系统实现以及测试结果 | 第47-53页 |
| ·电路板实物图和PCB设计 | 第47-48页 |
| ·系统调试与分析 | 第48-53页 |
| ·硬件调试 | 第48页 |
| ·软件调试和测试结果 | 第48-53页 |
| 6 总结与展望 | 第53-55页 |
| ·本文总结 | 第53页 |
| ·课题展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-57页 |
