AVS及H.264/AVC视频解码器设计与研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-18页 |
| ·数字视频压缩原理以及AVS标准产生背景 | 第9-11页 |
| ·视频解码器的实现平台 | 第11-13页 |
| ·超大规模集成电路设计 | 第13-16页 |
| ·本文的研究意义 | 第16-18页 |
| 第二章 视频编解码技术及标准介绍 | 第18-33页 |
| ·视频编解码标准介绍 | 第18-26页 |
| ·H.261标准 | 第19页 |
| ·H.263标准 | 第19-20页 |
| ·MPEG-1标准 | 第20页 |
| ·MPEG-2标准 | 第20-21页 |
| ·MPEG-4标准 | 第21-22页 |
| ·H.264/AVC标准 | 第22-24页 |
| ·AVS标准 | 第24-26页 |
| ·AVS和H.264/AVC标准的比较 | 第26-31页 |
| ·预测编码 | 第27-29页 |
| ·变换编码 | 第29-31页 |
| ·熵编码 | 第31页 |
| ·环路滤波器 | 第31页 |
| ·本章小结 | 第31-33页 |
| 第三章 双模视频解码器系统架构 | 第33-44页 |
| ·系统软硬件划分原理 | 第33-34页 |
| ·双模视频解码器系统结构 | 第34-39页 |
| ·解码器硬件并行设计 | 第39-41页 |
| ·解码器的数据流控制 | 第41-42页 |
| ·低功耗设计 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 DF多路并行输出的硬件实现 | 第44-60页 |
| ·DF输出数据序列介绍 | 第44-45页 |
| ·DF模块的硬件结构 | 第45-46页 |
| ·I2C总线 | 第46-50页 |
| ·I2C总线工作原理 | 第46-48页 |
| ·I2C总线在DF硬件电路中的实现 | 第48-49页 |
| ·I2C数据传输的仿真验证 | 第49-50页 |
| ·片外帧缓存 | 第50-51页 |
| ·片上缓存 | 第51-53页 |
| ·四种电视制式的水平消隐和垂直消隐 | 第53-56页 |
| ·不同输出方式下实现多路输出 | 第56-58页 |
| ·DF模块的仿真 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 FPGA验证 | 第60-68页 |
| ·STRATIX Ⅱ系列FPGA介绍 | 第60-61页 |
| ·FPGA验证平台 | 第61-63页 |
| ·FPGA验证原理 | 第63页 |
| ·QUARTUS Ⅱ开发流程简介及验证结果 | 第63-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 在学期间的研究成果 | 第73-74页 |
| 致谢 | 第74页 |
