| 致谢 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究背景与意义 | 第8页 |
| ·旋转机械振动监测技术国内外发展状况 | 第8-11页 |
| ·国外发展状况 | 第8-9页 |
| ·国内发展状况 | 第9-10页 |
| ·振动监测系统的发展趋势 | 第10页 |
| ·本课题的研究意义 | 第10-11页 |
| ·论文的主要研究内容 | 第11页 |
| ·本章小结 | 第11-12页 |
| 第二章 针对对象的系统性能监测参数的确定 | 第12-19页 |
| ·本章实验目的 | 第12页 |
| ·GQ145 型管式分离机简介 | 第12-14页 |
| ·分离机的主要结构 | 第12-13页 |
| ·分离机的工作原理和常见故障 | 第13-14页 |
| ·管式分离机振动信号的采集与数据分析 | 第14-18页 |
| ·实验设备介绍 | 第14-16页 |
| ·实验数据分析 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 基于 SOPC 的系统顶层模块设计 | 第19-32页 |
| ·SOPC 介绍 | 第19-20页 |
| ·SOPC 简介 | 第19页 |
| ·Nios II 软核处理器介绍 | 第19-20页 |
| ·系统硬件设计 | 第20-28页 |
| ·FPGA 器件选择 | 第20-21页 |
| ·A/D 转换电路设计 | 第21-23页 |
| ·ICP 加速度传感器选择 | 第23-24页 |
| ·模拟滤波器电路设计 | 第24-25页 |
| ·恒流源电路设计 | 第25页 |
| ·FPGA 供电电路设计 | 第25-26页 |
| ·时钟电路设计 | 第26-27页 |
| ·EPCS4 串行配置电路设计 | 第27-28页 |
| ·SDRAM 电路设计 | 第28页 |
| ·SOPC 设计流程 | 第28-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 基于 SOPC 的 SD 卡读写设计 | 第32-37页 |
| ·SD 卡介绍 | 第32页 |
| ·SD 工作模式 | 第32页 |
| ·SPI 总线模式 SD 卡的读写设计 | 第32-34页 |
| ·定制SD 卡读写IP Core | 第33页 |
| ·使用Altera 的SPI 接口模块 | 第33-34页 |
| ·软件模拟SPI 总线 | 第34页 |
| ·SD 卡的读写模块检验 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第五章 Verilog HDL 实现 FFT 算法 | 第37-51页 |
| ·设计 FFT 算法模块的目的 | 第37页 |
| ·FFT 算法介绍 | 第37页 |
| ·FFT 算法的实现方法 | 第37-40页 |
| ·直接计算DFT 的特点及减少运算量的方法 | 第37-38页 |
| ·频域抽取法基2FFT 基本原理 | 第38-40页 |
| ·在 FPGA 中用 Verilog HDL 语言实现 FFT | 第40-50页 |
| ·固定几何结构的FFT 运算流程 | 第40-42页 |
| ·FFT 模块总体框图 | 第42-43页 |
| ·蝶形单元设计 | 第43-46页 |
| ·FFT 运算模块检验 | 第46-50页 |
| ·本章小结 | 第50-51页 |
| 第六章 Verilog HDL 实现 FIR 滤波器 | 第51-59页 |
| ·数字滤波器的设计目的 | 第51页 |
| ·FIR 滤波器的介绍 | 第51页 |
| ·FIR 滤波器的实现结构 | 第51-53页 |
| ·设计数字 FIR 滤波器 | 第53-56页 |
| ·FIR 滤波器的设计方法 | 第53-54页 |
| ·使用Matlab 设计FIR 滤波器 | 第54-56页 |
| ·Verilog HDL 语言实现FIR 滤波器 | 第56页 |
| ·FIR 滤波器模块功能验证 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第七章 系统验证与全文研究总结 | 第59-63页 |
| ·系统验证 | 第59-61页 |
| ·全文总结 | 第61-63页 |
| ·研究内容总结 | 第61页 |
| ·关于下一步的工作建议 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 详细摘要 | 第65-68页 |
