| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·选题背景及意义 | 第10-12页 |
| ·本课题的重难点分析 | 第12-14页 |
| ·本文的工作内容及结构安排 | 第14-16页 |
| ·本文的工作内容 | 第14-15页 |
| ·本文结构安排 | 第15-16页 |
| 第二章 电视原理概述 | 第16-28页 |
| ·黑白电视原理概述 | 第16-20页 |
| ·彩色电视原理概述 | 第20-21页 |
| ·彩色电视制式 | 第21-27页 |
| ·NTSC 制 | 第21-24页 |
| ·PAL 制 | 第24-26页 |
| ·SECAM 制 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 系统整体规划及关键技术研究 | 第28-33页 |
| ·系统整体结构规划 | 第28页 |
| ·锁相环基本原理 | 第28-30页 |
| ·相位估计原理 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 ITU656 解码模块的设计与实现 | 第33-43页 |
| ·整体规划 | 第33-34页 |
| ·ITU601 视频标准 | 第34-35页 |
| ·ITU656 视频标准 | 第35-38页 |
| ·汉明码原理及解码实现 | 第38-41页 |
| ·ITU656 解码模块的仿真验证 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 NTSC/PAL 制式解码模块的设计与实现 | 第43-74页 |
| ·整体规划 | 第43-44页 |
| ·同步信号提取 | 第44-49页 |
| ·行同步提取 | 第44-45页 |
| ·场同步提取 | 第45-48页 |
| ·Verilog 实现及验证 | 第48-49页 |
| ·色度副载波恢复 | 第49-61页 |
| ·积分清零滤波器（I-D） | 第50-52页 |
| ·相位检测器（PD） | 第52页 |
| ·数字环路滤波器（DLF） | 第52-54页 |
| ·数控振荡器（NCO） | 第54页 |
| ·相位还原（PR） | 第54-55页 |
| ·PAL 制的N 行与P 行鉴别 | 第55-56页 |
| ·Matlab 验证 | 第56-57页 |
| ·Verilog 实现及验证 | 第57-61页 |
| ·亮色分离 | 第61-65页 |
| ·梳状滤波器结构设计与仿真 | 第61-64页 |
| ·Verilog 实现及验证 | 第64-65页 |
| ·色度解调 | 第65-70页 |
| ·色度解调设计 | 第65-66页 |
| ·Verilog 实现及验证 | 第66-70页 |
| ·格式转换 | 第70页 |
| ·系统联调与验证 | 第70-73页 |
| ·FPGA 与Virelog HDL 语言概述 | 第70-71页 |
| ·本系统验证平台及验证方案 | 第71-72页 |
| ·验证结果 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 SECAM 制式解码算法研究 | 第74-84页 |
| ·Y/C 分离 | 第74-75页 |
| ·去加重 | 第75-77页 |
| ·频率解调 | 第77-80页 |
| ·色度副载波恢复 | 第80页 |
| ·Dr/Db 行识别与开关设计 | 第80-81页 |
| ·Matlab 仿真及结果分析 | 第81-83页 |
| ·本章小结 | 第83-84页 |
| 第七章 结论与展望 | 第84-86页 |
| ·结论 | 第84页 |
| ·展望 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻硕期间取得的研究成果 | 第90-91页 |