基于序列相关攻击突发通信的实现研究
| 摘要 | 第1-5页 |
| Abstract | 第5-14页 |
| 第一章 引言 | 第14-17页 |
| ·研究背景 | 第14-15页 |
| ·本文的研究内容和结构安排 | 第15-17页 |
| 第二章 通信抗干扰和序列编码的基本原理 | 第17-31页 |
| ·通信抗干扰理论和技术 | 第17-22页 |
| ·噪声通信理论 | 第17-19页 |
| ·通信抗干扰的技术应用 | 第19-22页 |
| ·突发通信传输技术 | 第19-20页 |
| ·差错编码控制技术 | 第20-21页 |
| ·超宽带无线电 | 第21页 |
| ·扩频通信 | 第21页 |
| ·跳频通信 | 第21-22页 |
| ·其他通信抗干扰技术 | 第22页 |
| ·序列编码原理 | 第22-30页 |
| ·线性分组码 | 第22-23页 |
| ·线性反馈移位寄存器序列 | 第23-25页 |
| ·m序列 | 第25-27页 |
| ·截短m序列 | 第27-28页 |
| ·m序列与纠错码的关系 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 突发通信环境下的序列相关攻击应用 | 第31-41页 |
| ·序列密码的相关攻击及发展现状 | 第31-32页 |
| ·基于纠错码的快速相关攻击 | 第32-33页 |
| ·快速相关攻击的传输模型 | 第32-33页 |
| ·快速相关攻击所需序列长度 | 第33页 |
| ·突发通信环境下的序列相关攻击应用 | 第33-40页 |
| ·算法B的基本过程 | 第35页 |
| ·算法B的具体实现步骤 | 第35-37页 |
| ·算法B公式解释 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 系统设计与定点仿真 | 第41-53页 |
| ·突发信号设计 | 第42-45页 |
| ·发送端比特数目的确定 | 第42页 |
| ·线性移位寄存器设计 | 第42-44页 |
| ·前导字的确定 | 第44-45页 |
| ·算法B的复杂度分析 | 第45-46页 |
| ·算法B的定点仿真 | 第46-52页 |
| ·定点仿真的目的 | 第46-47页 |
| ·C语言定点仿真 | 第47-49页 |
| ·程序流程 | 第47-48页 |
| ·基本运算 | 第48-49页 |
| ·程序变量I和B的确定 | 第49页 |
| ·算法B的定点仿真 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 关键模块的FPGA实现 | 第53-65页 |
| ·FPGA设计流程 | 第53-54页 |
| ·模块化实现 | 第54-64页 |
| ·截短m序列模块实现 | 第54-57页 |
| ·截短m序列外部框图 | 第54-55页 |
| ·截短m序列内部实现框图 | 第55页 |
| ·功能描述 | 第55-57页 |
| ·成帧模块 | 第57-60页 |
| ·成帧模块外部框图 | 第57-58页 |
| ·成帧模块内部框图 | 第58页 |
| ·功能描述 | 第58-60页 |
| ·译码器各功能模块的结构设计 | 第60-64页 |
| ·计算比特新概率模块 | 第60-62页 |
| ·状态机模块 | 第62-63页 |
| ·数据输入输出模块 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 总结 | 第65-67页 |
| ·本文工作总结 | 第65-66页 |
| ·今后研究工作 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 个人简历 | 第71页 |
| 在学期间参与的科研项目 | 第71页 |
| 研究生期间已发表论文 | 第71-72页 |
