| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-21页 |
| 1.1 研究背景 | 第9-13页 |
| 1.2 国内外研究现状 | 第13-18页 |
| 1.3 研究目的和意义 | 第18-19页 |
| 1.4 本文组织结构 | 第19-21页 |
| 2 LDPC码硬件设计与实现 | 第21-36页 |
| 2.1 LDPC码基本算法 | 第21-26页 |
| 2.2 硬件方案设计 | 第26-34页 |
| 2.3 本章小结 | 第34-36页 |
| 3 基于同单元译码信息的辅助译码 | 第36-45页 |
| 3.1 LDPC码译码流程 | 第36-38页 |
| 3.2 辅助译码方案设计 | 第38-40页 |
| 3.3 闪存错误分析与建模 | 第40-43页 |
| 3.4 本章小结 | 第43-45页 |
| 4 测试与分析 | 第45-60页 |
| 4.1 LDPC码硬件测试 | 第45-50页 |
| 4.2 闪存错误模型测试 | 第50-53页 |
| 4.3 基于同单元译码信息的辅助译码测试 | 第53-59页 |
| 4.4 本章小结 | 第59-60页 |
| 5 全文总结 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-68页 |
| 附录 攻读硕士学位期间申请的专利 | 第68页 |