| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景与现状 | 第11-14页 |
| 1.2 研究和工作内容 | 第14页 |
| 1.3 论文结构与安排 | 第14-16页 |
| 第二章 余数系统及其相关理论 | 第16-29页 |
| 2.1 传统的数值表征系统 | 第16-18页 |
| 2.1.1 固定基有权系统 | 第16-17页 |
| 2.1.2 混合基有权系统 | 第17-18页 |
| 2.2 余数系统 | 第18-21页 |
| 2.2.1 余数系统的定义 | 第18-20页 |
| 2.2.2 余数系统的特性 | 第20页 |
| 2.2.3 余数系统的应用 | 第20-21页 |
| 2.3 余数系统理论基础 | 第21-25页 |
| 2.3.1 余数的代数性质 | 第21-22页 |
| 2.3.2 中国剩余定理及其推论 | 第22-24页 |
| 2.3.3 新中国剩余定理 | 第24页 |
| 2.3.4 混合基转换 | 第24-25页 |
| 2.4 常用二进制加法器 | 第25-27页 |
| 2.4.1 行波进位加法器 | 第25-26页 |
| 2.4.2 进位保留加法器 | 第26-27页 |
| 2.5 设计性能评估方法 | 第27-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 余数基的构建 | 第29-41页 |
| 3.1 余数基性能评估方法 | 第29-31页 |
| 3.1.1 余数基的动态范围利用率 | 第29-30页 |
| 3.1.2 余数基的并行度 | 第30页 |
| 3.1.3 余数基的平衡度 | 第30-31页 |
| 3.2 基于余数基构建形式的分析 | 第31-37页 |
| 3.2.1 常见三模余数基的性能分析 | 第31-34页 |
| 3.2.2 常见四模余数基的性能分析 | 第34-37页 |
| 3.3 一种新颖的余数基性能评估方法 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 数值缩放技术 | 第41-67页 |
| 4.1 数值缩放的定义 | 第41-42页 |
| 4.2 整除定理 | 第42页 |
| 4.3 {2~n, 2~n , 2~n+1} 的2~n缩放技术 | 第42-57页 |
| 4.3.1 新颖的缩放算法及其VLSI实现结构 | 第42-52页 |
| 4.3.2 传统的缩放算法及其VLSI实现结构 | 第52-54页 |
| 4.3.3 基于单位门模型的分析 | 第54-57页 |
| 4.4 {2~n, 2 , 2~n+1}的2~n(2~n +1) 缩放技术 | 第57-65页 |
| 4.4.1 新颖的缩放算法及其VLSI实现结构 | 第57-61页 |
| 4.4.2 传统的缩放算法及其VLSI实现结构 | 第61-64页 |
| 4.4.3 基于单位门模型的分析 | 第64-65页 |
| 4.5 本章小结 | 第65-67页 |
| 第五章 缩放算法的性能比较 | 第67-71页 |
| 5.1 设计与实现方法 | 第67-68页 |
| 5.2 综合结果比较 | 第68-70页 |
| 5.2.1 {2~n, 2 , 2~n+1}的2~n缩放结构的综合结果比较 | 第68-69页 |
| 5.2.2 {2~n, 2 , 2~n+1}的2~n(2~n +1) 缩放结构的综合结果比较 | 第69-70页 |
| 5.3 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 攻硕期间获得的研究成果 | 第78-79页 |
