| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 WPT技术国内外研究现状 | 第11-12页 |
| 1.2.2 WPT系统频率跟踪策略的国内外研究现状 | 第12-15页 |
| 1.3 本文研究内容及所做的主要工作 | 第15-18页 |
| 第2章 WPT系统效率影响因素研究 | 第18-34页 |
| 2.1 磁耦合谐振原理 | 第18-20页 |
| 2.2 耦合线圈参数的确定 | 第20-26页 |
| 2.2.1 电感值理论计算 | 第20-22页 |
| 2.2.2 线圈参数实际测量 | 第22-24页 |
| 2.2.3 互感计算 | 第24-26页 |
| 2.3 接收端整流侧等效电阻 | 第26-27页 |
| 2.4 谐振补偿 | 第27-31页 |
| 2.5 系统效率影响因素 | 第31-32页 |
| 2.6 本章小结 | 第32-34页 |
| 第3章 WPT系统频率跟踪控制策略 | 第34-48页 |
| 3.1 无线电能传输系统结构 | 第34-36页 |
| 3.2 频率跟踪系统结构原理及特性 | 第36-39页 |
| 3.2.1 频率跟踪系统构成 | 第36-38页 |
| 3.2.2 模拟锁相环频率跟踪系统性能分析 | 第38-39页 |
| 3.3 数字锁相环设计 | 第39-45页 |
| 3.3.1 数字锁相环构成 | 第39页 |
| 3.3.2 数字锁相环工作原理 | 第39-40页 |
| 3.3.3 数字锁相环数学模型 | 第40-42页 |
| 3.3.4 数字锁相环的稳定性 | 第42-43页 |
| 3.3.5 系统控制参数对锁相环性能的影响 | 第43-45页 |
| 3.4 基于数字锁相环频率跟踪系统设计 | 第45-47页 |
| 3.5 本章小结 | 第47-48页 |
| 第4章 基于FPGA数字频率跟踪系统的实现 | 第48-66页 |
| 4.1 FPGA开发与设计 | 第48-50页 |
| 4.1.1 Verilog HDL | 第49页 |
| 4.1.2 QuartusⅡ | 第49页 |
| 4.1.3 Modelsim | 第49-50页 |
| 4.2 系统各功能模块设计 | 第50-58页 |
| 4.2.1 数字鉴相器模块 | 第50-51页 |
| 4.2.2 采样计数模块 | 第51-52页 |
| 4.2.3 数字PID模块 | 第52-55页 |
| 4.2.4 分频器模块 | 第55-56页 |
| 4.2.5 死区模块设计 | 第56-57页 |
| 4.2.6 时滞补偿设计 | 第57-58页 |
| 4.3 数字频率跟踪系统仿真 | 第58-64页 |
| 4.4 本章小结 | 第64-66页 |
| 第5章 频率跟踪系统硬件电路设计及实现 | 第66-74页 |
| 5.1 信号采集电路 | 第66-68页 |
| 5.2 驱动电路设计 | 第68-69页 |
| 5.3 控制电路 | 第69-71页 |
| 5.4 实验验证 | 第71-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第6章 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74页 |
| 6.2 后续工作展望 | 第74-76页 |
| 参考文献 | 第76-82页 |
| 致谢 | 第82-84页 |
| 攻读硕士学位期间参加的科研项目 | 第84页 |