跳频通信系统同步方案设计及其FPGA实现
| 学位论文的主要创新点 | 第3-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状及发展方向 | 第10-13页 |
| 1.2.1 跳频通信的发展现状 | 第10-11页 |
| 1.2.2 跳频通信的发展方向 | 第11-12页 |
| 1.2.3 跳频同步的发展现状及方向 | 第12-13页 |
| 1.3 本文研究内容 | 第13-15页 |
| 第二章 跳频通信系统的基本理论 | 第15-23页 |
| 2.1 跳频通信系统概述 | 第15-18页 |
| 2.1.1 跳频通信系统的基本原理 | 第15-16页 |
| 2.1.2 跳频通信系统的数学模型 | 第16-17页 |
| 2.1.3 跳频通信系统的主要特点 | 第17-18页 |
| 2.2 跳频通信系统的同步技术 | 第18-21页 |
| 2.2.1 影响跳频同步的因素 | 第18-19页 |
| 2.2.2 跳频同步的内容 | 第19-20页 |
| 2.2.3 跳频通信技术指标 | 第20-21页 |
| 2.3 本章小结 | 第21-23页 |
| 第三章 跳频通信系统同步技术与本系统方案设计 | 第23-39页 |
| 3.1 帧同步 | 第23-27页 |
| 3.1.1 最大似然估计法 | 第24-25页 |
| 3.1.2 能量检测算法 | 第25页 |
| 3.1.3 帧精确同步 | 第25-27页 |
| 3.2 位同步 | 第27-29页 |
| 3.2.1 滤波法提取位同步信号 | 第27-28页 |
| 3.2.2 数字锁相法提取位同步信号 | 第28-29页 |
| 3.3 跳频图案同步 | 第29-36页 |
| 3.3.1 串行捕获法 | 第31页 |
| 3.3.2 等待搜索自同步法 | 第31-32页 |
| 3.3.3 基于TOD的同步字头法 | 第32-35页 |
| 3.3.4 匹配滤波器同步法 | 第35-36页 |
| 3.4 本系统采用的跳频同步方案 | 第36-37页 |
| 3.5 本章小结 | 第37-39页 |
| 第四章 跳频通信系统同步方案的FPGA实现 | 第39-65页 |
| 4.1 跳频同步的FPGA实现 | 第39-40页 |
| 4.2 帧粗检测的FPGA实现 | 第40-43页 |
| 4.3 位同步的FPGA实现 | 第43-48页 |
| 4.3.1 鉴相器 | 第44-45页 |
| 4.3.2 窄脉冲时钟产生模块 | 第45-46页 |
| 4.3.3 控制器 | 第46-47页 |
| 4.3.4 判决模块 | 第47-48页 |
| 4.4 帧精确同步的FPGA实现 | 第48-50页 |
| 4.5 跳频图案同步的FPGA实现 | 第50-59页 |
| 4.5.1 频率合成器 | 第51-52页 |
| 4.5.2 乘法器模块 | 第52-53页 |
| 4.5.3 低通滤波器 | 第53-57页 |
| 4.5.4 跳频图案同步模块 | 第57-59页 |
| 4.6 跳频同步联合仿真 | 第59-61页 |
| 4.7 跳频通信系统硬件测试 | 第61-64页 |
| 4.8 本章小结 | 第64-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 5.1 全文总结 | 第65页 |
| 5.2 工作展望 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 发表论文和参加科研情况 | 第71-73页 |
| 致谢 | 第73页 |
