| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第12-17页 |
| 1.1 研究课题背景及意义 | 第12-13页 |
| 1.1.1 研究课题背景 | 第12页 |
| 1.1.2 研究课题意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 发展趋势 | 第15页 |
| 1.4 论文内容介绍 | 第15-17页 |
| 第2章 信号产生技术 | 第17-23页 |
| 2.1 引言 | 第17页 |
| 2.2 DDS技术 | 第17-20页 |
| 2.2.1 技术原理 | 第17-19页 |
| 2.2.2 技术特点 | 第19-20页 |
| 2.3 DDWS技术原理 | 第20-21页 |
| 2.4 小结 | 第21-23页 |
| 第3章 并行DDS信号产生技术 | 第23-40页 |
| 3.1 引言 | 第23页 |
| 3.2 基于并行DDS的宽带FMCW信号模型 | 第23-24页 |
| 3.3 FPGA实现并行DDS设计 | 第24-36页 |
| 3.3.1 波形查找表设计 | 第25-29页 |
| 3.3.2 频率控制字及寻址地址值控制 | 第29-31页 |
| 3.3.3 并行DDS合成 | 第31-33页 |
| 3.3.4 MATLAB仿真DDS设计 | 第33-36页 |
| 3.4 并行DDS信号幅相误差补偿 | 第36-39页 |
| 3.4.1 幅度误差补偿 | 第36-38页 |
| 3.4.2 相位误差补偿 | 第38-39页 |
| 3.5 小结 | 第39-40页 |
| 第4章 基于FPGA的波形可配DDWS技术 | 第40-57页 |
| 4.1 引言 | 第40页 |
| 4.2 FPGA实现基于SRIO波形可配DDWS设计 | 第40-54页 |
| 4.2.1 总体架构设计 | 第41-45页 |
| 4.2.2 DDWS波形格式设计 | 第45-47页 |
| 4.2.3 SRIO数据接口 | 第47-53页 |
| 4.2.4 数据转存 | 第53-54页 |
| 4.3 DDWS信号幅相误差补偿 | 第54-55页 |
| 4.4 小结 | 第55-57页 |
| 第5章 实测数据分析与对比 | 第57-74页 |
| 5.1 引言 | 第57页 |
| 5.2 基于FPGA的并行DDS数据分析 | 第57-62页 |
| 5.2.1 波形相干性分析 | 第58-60页 |
| 5.2.2 波形杂散分析 | 第60-61页 |
| 5.2.3 信号脉冲压缩结果分析 | 第61-62页 |
| 5.3 基于FPGA的波形可配DDWS数据分析 | 第62-67页 |
| 5.3.1 波形相干性分析 | 第63-64页 |
| 5.3.2 波形杂散分析 | 第64-65页 |
| 5.3.3 信号脉冲压缩结果分析 | 第65-67页 |
| 5.4 并行DDS、波形可配DDWS与AD9914实测波形对比 | 第67-73页 |
| 5.5 小结 | 第73-74页 |
| 结论 | 第74-76页 |
| 参考文献 | 第76-79页 |
| 附录 | 第79-80页 |
| 攻读学位期间发表论文与研究成果清单 | 第80-81页 |
| 致谢 | 第81页 |