40nm新型10管存储单元的研究及低功耗SRAM设计
| 中文摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-20页 |
| 1.1 研究背景 | 第9-10页 |
| 1.1.1 低功耗SRAM研究意义 | 第9-10页 |
| 1.1.2 低电压SRAM的重要性 | 第10页 |
| 1.2 SRAM存储单元 | 第10-13页 |
| 1.2.1 SRAM存储单元结构 | 第10-12页 |
| 1.2.2 6T SRAM存储单元基本操作 | 第12-13页 |
| 1.3 国内外低电压SRAM的研究现状 | 第13-18页 |
| 1.3.1 存储阵列外围辅助技术 | 第14-15页 |
| 1.3.2 改进的存储单元电路结构 | 第15-18页 |
| 1.4 论文的主要工作 | 第18-19页 |
| 1.5 论文的结构 | 第19-20页 |
| 第二章 新型10管存储单元分析与设计 | 第20-35页 |
| 2.1 10 管存储单元结构 | 第20-21页 |
| 2.2 10 管存储单元基本操作 | 第21-22页 |
| 2.2.1 数据保持 | 第21页 |
| 2.2.2 读操作 | 第21-22页 |
| 2.2.3 写操作 | 第22页 |
| 2.3 存储单元尺寸设计 | 第22-27页 |
| 2.4 10 管存储单元性能 | 第27-32页 |
| 2.4.1 最大字线数目 | 第28-29页 |
| 2.4.2 静态噪声容限 | 第29-31页 |
| 2.4.3 写裕度 | 第31-32页 |
| 2.5 10 管存储单元最低工作电压 | 第32-34页 |
| 2.6 本章小结 | 第34-35页 |
| 第三章 SRAM外围电路设计 | 第35-51页 |
| 3.1 16K SRAM整体电路结构 | 第35-36页 |
| 3.2 SRAM电路工作原理 | 第36页 |
| 3.3 灵敏放大器设计 | 第36-41页 |
| 3.3.1 常用电压型灵敏放大器 | 第37-39页 |
| 3.3.2 本设计灵敏放大器分析 | 第39-41页 |
| 3.4 译码电路设计 | 第41-46页 |
| 3.4.1 预译码器 | 第42-44页 |
| 3.4.2 译码器二级译码结构 | 第44-45页 |
| 3.4.3 2-4 终极译码器 | 第45-46页 |
| 3.5 时序控制电路设计 | 第46-48页 |
| 3.6 Tracking电路 | 第48-50页 |
| 3.7 本章小结 | 第50-51页 |
| 第四章 仿真结果分析及版图设计 | 第51-65页 |
| 4.1 SRAM整体功能仿真 | 第51-55页 |
| 4.1.1 SRAM一次写入一次读出仿真结果 | 第52-53页 |
| 4.1.2 SRAM多次写入多次读出仿真结果 | 第53-55页 |
| 4.2 低电压下SRAM功能仿真 | 第55-59页 |
| 4.3 功耗仿真 | 第59-60页 |
| 4.4 读写时间仿真 | 第60页 |
| 4.5 SRAM版图设计 | 第60-63页 |
| 4.5.1 10T存储单元版图 | 第60-61页 |
| 4.5.2 16Kb SRAM版图及关键模块版图 | 第61-63页 |
| 4.6 SRAM性能分析 | 第63-64页 |
| 4.7 本章小结 | 第64-65页 |
| 第五章 总结与展望 | 第65-68页 |
| 5.1 总结 | 第65-66页 |
| 5.2 展望 | 第66-68页 |
| 参考文献 | 第68-73页 |
| 攻读学位期间本人出版或公开发表的论著、论文 | 第73-74页 |
| 致谢 | 第74-75页 |
