基于多核DSP的雷达宽带信号处理实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.2.1 DSP的发展状况 | 第16页 |
| 1.2.2 雷达信号处理平台发展状况 | 第16-17页 |
| 1.3 论文内容及安排 | 第17-19页 |
| 第二章 雷达ISAR成像基本理论 | 第19-29页 |
| 2.1 ISAR成像的基本原理 | 第19-20页 |
| 2.2 ISAR成像的算法流程 | 第20-21页 |
| 2.3 脉冲压缩 | 第21-25页 |
| 2.3.2 时域脉压方法 | 第23页 |
| 2.3.3 频域脉压方法 | 第23-25页 |
| 2.4 包络对齐 | 第25-27页 |
| 2.5 相位补偿和R-D成像 | 第27-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 雷达信号处理平台拓扑及系统架构方案 | 第29-51页 |
| 3.1 Open VPX标准 | 第30-31页 |
| 3.2 基于多核DSP的信号处理板卡设计 | 第31-33页 |
| 3.3 Rapid IO规范 | 第33-41页 |
| 3.3.2 Rapid IO物理层 | 第34-35页 |
| 3.3.3 Rapid IO传输层 | 第35-36页 |
| 3.3.4 Rapid IO逻辑层 | 第36-38页 |
| 3.3.5 Rapid IO的包和控制符号 | 第38-41页 |
| 3.4 高速数据交换网络设计 | 第41-50页 |
| 3.4.1 VPX背板设计 | 第41-42页 |
| 3.4.2 高速交换板卡 | 第42-44页 |
| 3.4.3 SRIO交换网络 | 第44-46页 |
| 3.4.4 PCIe交换网络 | 第46-47页 |
| 3.4.5 千兆以太网交换网络 | 第47-48页 |
| 3.4.6 速度测试 | 第48-50页 |
| 3.5 本章小结 | 第50-51页 |
| 第四章 TMS320C6678高性能多核DSP | 第51-61页 |
| 4.1 TMS320C6678简述 | 第51-53页 |
| 4.2 C66x系列DSP多核Boot原理 | 第53-54页 |
| 4.3 多核镜像文件的生成与烧写 | 第54-57页 |
| 4.4 boot方法改进和配置文件的定制 | 第57-59页 |
| 4.4.1 boot方法的改进 | 第57-58页 |
| 4.4.2 工具链的定制 | 第58页 |
| 4.4.3 GEL文件定制 | 第58-59页 |
| 4.5 基于千兆以太网的DSP调试方式 | 第59-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 宽带雷达信号处理算法的软件设计与实现 | 第61-71页 |
| 5.1 宽带ISAR成像程序设计总体方案 | 第61-62页 |
| 5.2 脉冲压缩 | 第62-64页 |
| 5.3 包络对齐 | 第64-66页 |
| 5.4 相位补偿和R-D成像 | 第66-68页 |
| 5.5 传输速度和时间分析 | 第68-70页 |
| 5.5.1 DBF板至信号处理板传输速度分析 | 第68页 |
| 5.5.2 信号处理板内DSP间传输速度分析 | 第68-69页 |
| 5.5.3 时间分析 | 第69-70页 |
| 5.6 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 本文总结 | 第71页 |
| 6.2 未来展望 | 第71-73页 |
| 6.2.1 DSP未来发展趋势 | 第71-72页 |
| 6.2.2 软件化雷达技术 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
