| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 缩略词说明 | 第14-15页 |
| 第一章 绪论 | 第15-22页 |
| 1.1 课题背景 | 第15-20页 |
| 1.1.1 NoC技术 | 第15-17页 |
| 1.1.1.1 NoC技术发展 | 第15-16页 |
| 1.1.1.2 NoC结构 | 第16-17页 |
| 1.1.1.3 NoC优势 | 第17页 |
| 1.1.2 DMA控制器 | 第17-20页 |
| 1.1.2.1 DMA概述 | 第17-18页 |
| 1.1.2.2 DMA传输过程 | 第18-19页 |
| 1.1.2.3 传统DMA控制器的缺点及解决方案 | 第19-20页 |
| 1.2 课题来源 | 第20页 |
| 1.3 课题研究内容和论文组织结构 | 第20-22页 |
| 第二章 异构多核处理平台 | 第22-36页 |
| 2.1 Backprojection雷达成像算法 | 第22-24页 |
| 2.2 异构多核处理平台设计 | 第24-29页 |
| 2.2.1 顶层架构 | 第24-25页 |
| 2.2.2 通信协议 | 第25-29页 |
| 2.2.2.1 PCC网络层协议 | 第25-27页 |
| 2.2.2.2 NI Wrapper层协议 | 第27-28页 |
| 2.2.2.3 PCC网络中包的定义 | 第28-29页 |
| 2.3 Backproiection成像多核并行计算系统 | 第29-32页 |
| 2.3.1 总体架构 | 第29-31页 |
| 2.3.2 反投影子系统 | 第31页 |
| 2.3.3 DMA控制器 | 第31-32页 |
| 2.4 FPGA原型演示系统 | 第32-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第三章 DMA控制器总体设计 | 第36-48页 |
| 3.1 DMA控制器总体结构 | 第36-37页 |
| 3.2 DMA控制器工作原理 | 第37-39页 |
| 3.3 DMA控制器的特征 | 第39-41页 |
| 3.4 DMA控制器工作流程 | 第41-42页 |
| 3.5 DMA控制器端口信号描述 | 第42-44页 |
| 3.6 DMA控制器内部寄存器描述 | 第44-46页 |
| 3.7 本章小结 | 第46-48页 |
| 第四章 DMA控制器各子模块设计 | 第48-61页 |
| 4.1 DMA控制器整体模块组成 | 第48-49页 |
| 4.2 channel_top模块设计 | 第49-55页 |
| 4.2.1. hannel_fun子模块设计 | 第49-54页 |
| 4.2.1.1 源设备状态机SFSM的设计 | 第49-51页 |
| 4.2.1.2 目的设备状态机SFSM的设计 | 第51-52页 |
| 4.2.1.3 FIFO的设计 | 第52-53页 |
| 4.2.1.4 channel_fun模块工作流程 | 第53-54页 |
| 4.2.2 channel_singal_gen子模块设计 | 第54-55页 |
| 4.3 master_top模块设计 | 第55-58页 |
| 4.3.1 masterif子模块设计 | 第55-58页 |
| 4.3.2 master_arbiter子模块设计 | 第58页 |
| 4.4 regfile模块设计 | 第58-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第五章 DMA控制器的验证 | 第61-71页 |
| 5.1 验证环境 | 第61-63页 |
| 5.2 验证步骤和内容 | 第63-64页 |
| 5.3 验证波形分析 | 第64-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 5.1 全文总结 | 第71-72页 |
| 5.2 工作展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 硕士期间参与的项目与主要成果 | 第77-78页 |
| 致谢 | 第78-79页 |
