| 摘要 | 第1-4页 |
| ABSTRACT | 第4-12页 |
| 第一章 绪论 | 第12-20页 |
| ·内存测试的概述 | 第12-14页 |
| ·内存错误的分类与原因分析 | 第12-13页 |
| ·测试的意义、复杂性与要求 | 第13-14页 |
| ·内存测试的分类 | 第14-15页 |
| ·芯片级（chip-level）测试 | 第14页 |
| ·系统级（system-level）测试 | 第14-15页 |
| ·内存测试算法 | 第15-18页 |
| ·算法的定义与作用 | 第15-16页 |
| ·主要的内存测试算法 | 第16-17页 |
| ·对现有算法的总结 | 第17-18页 |
| ·论文结构 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第二章 现行的内存容限测试系统的分析和研究 | 第20-32页 |
| ·内存容限测试的原理与分类 | 第20-24页 |
| ·SSTL 接口标准 | 第20-24页 |
| ·电压容限测试 | 第24页 |
| ·频率容限测试 | 第24页 |
| ·现行的容限测试系统简介 | 第24-26页 |
| ·测试系统的组成和连接 | 第24-25页 |
| ·工作机制 | 第25-26页 |
| ·现行的容限测试系统的关键技术 | 第26-29页 |
| ·控制软件配置 | 第26-27页 |
| ·Data Pattern Generator | 第27-28页 |
| ·单一步进的电压调节策略 | 第28-29页 |
| ·电压和频率控制器 | 第29页 |
| ·现行的容限测试系统的缺陷分析 | 第29-31页 |
| ·测试时间问题 | 第29-30页 |
| ·测试准确度问题 | 第30-31页 |
| ·测试的可扩展性问题 | 第31页 |
| ·本章小结 | 第31-32页 |
| 第三章 内存容限测试系统优化方案的设计和实现 | 第32-51页 |
| ·系统整体结构 | 第32-33页 |
| ·优化系统的组成和连接 | 第32页 |
| ·功能模块和层次结构 | 第32-33页 |
| ·Boundary Location 边界定位策略 | 第33-38页 |
| ·内存映射 | 第33-35页 |
| ·边界定位 | 第35-36页 |
| ·实现过程 | 第36-38页 |
| ·多阶段电压调节策略 | 第38-42页 |
| ·原理分析 | 第39-40页 |
| ·实现过程 | 第40-42页 |
| ·基于 APIC 的多处理器核测试 | 第42-46页 |
| ·MP Service 和 APIC | 第42-43页 |
| ·多处理器核测试的实现过程 | 第43-46页 |
| ·任务模板设计 | 第46-49页 |
| ·自动特性控制软件 | 第46-47页 |
| ·Control Flow Usage Model | 第47-48页 |
| ·定义 Task type 任务类型 | 第48页 |
| ·Test template 设计 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第四章 性能评估及实验调试 | 第51-66页 |
| ·内存容限测试优化方案的评估 | 第51-54页 |
| ·实验样例简介 | 第51页 |
| ·主机系统的配置 | 第51-52页 |
| ·电压/频率控制器和硬件调试工具的硬件配置 | 第52-53页 |
| ·实验参数设置和任务执行 | 第53-54页 |
| ·测试监控和调试 | 第54页 |
| ·重要性能评价、性能分析和数据结果分析 | 第54-65页 |
| ·实验测试组合和评测标准 | 第54-56页 |
| ·测试用时(Test Duration) | 第56-59页 |
| ·测试并行性(Test Parallelism) | 第59-61页 |
| ·测试准确性和稳定性 | 第61-64页 |
| ·总结 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 总结 | 第66-68页 |
| ·主要工作及创新点 | 第66页 |
| ·工作不足及后续工作安排 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 附录 1 日志文件中的内存映射部分 | 第71-73页 |
| 附录 2 日志文件中的多阶段电压调节结果部分 | 第73-74页 |
| 附录 3 优化系统和现行系统的 24 组配置下的数据标准差 | 第74-75页 |
| 致谢 | 第75-76页 |
| 攻读学位期间发表的学术论文 | 第76-79页 |
| 附件 | 第79页 |
