基于SATA2.0的高速存储系统的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景和意义 | 第17页 |
| 1.2 国内外相关技术的研究现状 | 第17-20页 |
| 1.2.1 ATA技术发展现状 | 第17-19页 |
| 1.2.2 硬盘技术发展现状 | 第19-20页 |
| 1.3 本文主要内容及论文结构安排 | 第20-21页 |
| 第二章 SATA协议概述 | 第21-41页 |
| 2.1 SATA协议概述 | 第21-22页 |
| 2.2 SATA协议物理层 | 第22-25页 |
| 2.2.1 物理层功能 | 第22-23页 |
| 2.2.2 OOB信号 | 第23-24页 |
| 2.2.3 上电过程 | 第24-25页 |
| 2.3 链路层 | 第25-34页 |
| 2.3.1 链路层功能 | 第25-26页 |
| 2.3.2 8B/10B编码 | 第26-29页 |
| 2.3.3 原语 | 第29-33页 |
| 2.3.4 CRC校验 | 第33页 |
| 2.3.5 加扰/解扰 | 第33-34页 |
| 2.4 传输层 | 第34-38页 |
| 2.4.1 帧信息结构FIS | 第34-38页 |
| 2.5 应用层 | 第38-39页 |
| 2.6 本章小结 | 第39-41页 |
| 第三章 高速存储系统方案 | 第41-47页 |
| 3.1 系统要求 | 第41页 |
| 3.2 存储系统的方案设计 | 第41-42页 |
| 3.3 存储控制器的设计 | 第42-44页 |
| 3.3.1 存储控制器芯片选型 | 第42-43页 |
| 3.3.2 缓存芯片选型 | 第43-44页 |
| 3.4 大容量磁盘阵列设计 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 高速存储系统设计与实现 | 第47-61页 |
| 4.1 高速存储系统总体设计 | 第47-48页 |
| 4.2 SATA控制器物理层的设计 | 第48-51页 |
| 4.2.1 GTX收发器简介 | 第48-50页 |
| 4.2.2 GTX收发器的配置 | 第50-51页 |
| 4.2.3 物理层设计难点 | 第51页 |
| 4.3 数据链路传输层的设计 | 第51-55页 |
| 4.3.1 CRC校验 | 第52-53页 |
| 4.3.2 加扰/解扰模块设计 | 第53-55页 |
| 4.4 应用层的设计 | 第55-57页 |
| 4.4.1 DMA模式设计 | 第56-57页 |
| 4.5 SATA控制器接口的设计 | 第57-58页 |
| 4.6 SATA控制器实现 | 第58-59页 |
| 4.7 本章小结 | 第59-61页 |
| 第五章 存储系统性能测试和结果分析 | 第61-81页 |
| 5.1 存储系统开发平台 | 第61-63页 |
| 5.1.1 硬件开发平台 | 第61-62页 |
| 5.1.2 软件开发平台 | 第62-63页 |
| 5.2 存储系统测试工具 | 第63-64页 |
| 5.3 实验数据及性能分析 | 第64-79页 |
| 5.3.1 GTX收发器的测试 | 第64-66页 |
| 5.3.2 SATA控制器接口模块测试 | 第66-69页 |
| 5.3.3 高速存储系统的测试 | 第69-79页 |
| 5.4 本章小结 | 第79-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |
