摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第10-11页 |
缩略语对照表 | 第11-15页 |
第一章 绪论 | 第15-19页 |
1.1 跳频通信技术研究的背景与意义 | 第15-17页 |
1.2 跳频通信技术研究现状与发展趋势 | 第17页 |
1.3 本文主要安排与工作 | 第17-19页 |
第二章 超高速跳频通信系统的总体设计 | 第19-25页 |
2.1 跳频通信理论基础 | 第19-21页 |
2.1.1 跳频通信的基本原理 | 第19-20页 |
2.1.2 跳频通信系统的关键技术概述 | 第20页 |
2.1.3 跳频通信系统的主要技术指标分析 | 第20-21页 |
2.1.4 跳频通信系统的特点和用途 | 第21页 |
2.2 超高速跳频通信系统总体设计 | 第21-22页 |
2.2.1 跳频通信系统的主体部分和功能介绍 | 第21-22页 |
2.2.2 跳频通信系统的数字信息处理硬件平台 | 第22页 |
2.3 本章小结 | 第22-25页 |
第三章 超高速跳频通信系统同步方案的研究与设计 | 第25-37页 |
3.1 跳频同步技术概述 | 第25-26页 |
3.1.1 跳频同步基本概念 | 第25页 |
3.1.2 跳频同步主要影响因素 | 第25-26页 |
3.1.3 跳频同步主要要求 | 第26页 |
3.2 跳频同步技术的研究现状概述 | 第26-27页 |
3.2.1 精确时钟定时法 | 第26-27页 |
3.2.2 同步字头法 | 第27页 |
3.2.3 自同步法 | 第27页 |
3.3 超高速跳频同步方案详细设计 | 第27-34页 |
3.3.1 跳频同步方案设计思想 | 第27页 |
3.3.2 跳频同步信息格式与传输 | 第27-29页 |
3.3.3 扫频驻留同步具体过程 | 第29-34页 |
3.4 跳频同步性能分析 | 第34-36页 |
3.4.1 跳频同步时间 | 第34页 |
3.4.2 跳频同步保持时间 | 第34页 |
3.4.3 跳频同步特征码检测概率 | 第34-35页 |
3.4.4 跳频同步捕获概率 | 第35-36页 |
3.5 本章小结 | 第36-37页 |
第四章 跳频通信系统中频率合成器的研究与设计 | 第37-47页 |
4.1 频率合成器概述 | 第37页 |
4.2 频率合成器研究现状 | 第37-40页 |
4.2.1 直接式频率合成器 | 第37-38页 |
4.2.2 间接式频率合成器 | 第38-39页 |
4.2.3 直接式数字频率合成器 | 第39-40页 |
4.3 超高速跳频通信频率合成器的设计与控制 | 第40-44页 |
4.3.1 上变频器 | 第40-42页 |
4.3.2 下变频器 | 第42-44页 |
4.3.3 乒乓结构配置变频器 | 第44页 |
4.4 本章小结 | 第44-47页 |
第五章 超高速跳频通信系统整体方案设计与FPGA实现 | 第47-71页 |
5.1 超高速跳频通信系统整体控制方案设计 | 第47-50页 |
5.1.1 超高速跳频通信系统的关键参数确定 | 第47-48页 |
5.1.2 超高速跳频通信系统的数据传输结构 | 第48-49页 |
5.1.3 超高速跳频通信系统的基带帧结构设计 | 第49-50页 |
5.2 超高速跳频通信系统方案的FPGA实现 | 第50-64页 |
5.2.1 可编程逻辑器件介绍与开发基础 | 第50-51页 |
5.2.2 超高速跳频通信系统总体控制模块设计 | 第51-52页 |
5.2.3 超高速跳频同步控制模块设计 | 第52-57页 |
5.2.4 超高速跳频通信系统的TOD维护模块设计 | 第57-58页 |
5.2.5 超高速跳频通信系统的跳频码产生模块设计 | 第58-60页 |
5.2.6 超高速跳频通信系统的数据发送模块设计 | 第60页 |
5.2.7 超高速跳频通信系统的数据接收模块设计 | 第60-61页 |
5.2.8 超高速跳频通信系统的变频器控制模块设计 | 第61-62页 |
5.2.9 超高速跳频通信系统的DSP交互控制模块设计 | 第62-63页 |
5.2.10 超高速跳频通信系统的系统时钟产生模块设计 | 第63-64页 |
5.3 超高速跳频通信系统控制方案的上板验证 | 第64-69页 |
5.3.1 FPGA上板验证基础 | 第64-65页 |
5.3.2 超高速跳频通信系统控制方案的上板验证 | 第65-69页 |
5.4 本章小结 | 第69-71页 |
第六章 总结与展望 | 第71-73页 |
参考文献 | 第73-75页 |
致谢 | 第75-77页 |
作者简介 | 第77-78页 |