基于FPGA的xDSL信道模拟器设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题研究背景 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 本文结构及主要工作 | 第14-15页 |
| 第二章 xDSL信道特性与传输理论模型 | 第15-29页 |
| 2.1 xDSL信道物理特性 | 第15-16页 |
| 2.2 传输线理论基础 | 第16-19页 |
| 2.2.1 ABCD模型 | 第16-17页 |
| 2.2.2 RLCG模型 | 第17-19页 |
| 2.3 xDSL信道传输理论模型 | 第19-26页 |
| 2.3.1 双绞线的远端衰减模型 | 第20-24页 |
| 2.3.2 双绞线的远端串扰模型 | 第24-26页 |
| 2.4 xDSL信道噪声干扰分析 | 第26-28页 |
| 2.4.1 背景噪声 | 第26页 |
| 2.4.2 脉冲干扰 | 第26-27页 |
| 2.4.3 无线电台干扰 | 第27-28页 |
| 2.5 小结 | 第28-29页 |
| 第三章 xDSL信道模拟器总体设计 | 第29-45页 |
| 3.1 总体目标 | 第29页 |
| 3.2 模拟器工作原理 | 第29-30页 |
| 3.3 xDSL信道模拟器单板结构 | 第30-34页 |
| 3.3.1 单板信号流图 | 第31-32页 |
| 3.3.2 信号转接板卡 | 第32页 |
| 3.3.3 数字信号处理板卡 | 第32-33页 |
| 3.3.4 信号处理单板 | 第33-34页 |
| 3.4 模拟器功能模块设计 | 第34-40页 |
| 3.4.1 数据采集模块 | 第35页 |
| 3.4.2 信号检测模块 | 第35页 |
| 3.4.3 信道衰减模拟模块 | 第35-37页 |
| 3.4.4 信道串扰模拟模块 | 第37页 |
| 3.4.5 信道延时模拟模块 | 第37-38页 |
| 3.4.6 UDP通信模块 | 第38-40页 |
| 3.4.7 数据发送模块 | 第40页 |
| 3.5 模拟器控制软件设计 | 第40-44页 |
| 3.5.1 软件功能设计 | 第40-41页 |
| 3.5.2 软件工作流程 | 第41-42页 |
| 3.5.3 软件界面设计 | 第42-44页 |
| 3.6 小结 | 第44-45页 |
| 第四章 xDSL信道模拟器的FPGA实现 | 第45-60页 |
| 4.1 xDSL信道模拟器FPGA实现结构 | 第45-46页 |
| 4.2 数据采集模块 | 第46-49页 |
| 4.2.1 AD接口 | 第46-47页 |
| 4.2.2 时钟调整 | 第47-48页 |
| 4.2.3 直流偏移调整 | 第48-49页 |
| 4.3 信号检测模块 | 第49-50页 |
| 4.4 信道衰减模块 | 第50-54页 |
| 4.4.1 衰减滤波器系数截取 | 第50-52页 |
| 4.4.2 衰减滤波器的FPGA实现 | 第52-54页 |
| 4.5 GTH传输模块 | 第54-55页 |
| 4.6 信道串扰模块 | 第55-58页 |
| 4.6.1 串扰滤波器 | 第55-57页 |
| 4.6.2 串扰加法器 | 第57-58页 |
| 4.7 数据发送模块 | 第58-59页 |
| 4.7.1 数据截取 | 第58-59页 |
| 4.7.2 DA接口 | 第59页 |
| 4.8 小结 | 第59-60页 |
| 第五章 xDSL信道模拟器的测试 | 第60-73页 |
| 5.1 测试系统 | 第60-61页 |
| 5.2 xDSL信道模拟器测试性能 | 第61-72页 |
| 5.2.1 带宽 8M测试性能 | 第61-62页 |
| 5.2.2 带宽 17M测试性能 | 第62-67页 |
| 5.2.3 串扰消除前后测试性能对比 | 第67-72页 |
| 5.3 小结 | 第72-73页 |
| 第六章 结论 | 第73-74页 |
| 6.1 本文工作总结 | 第73页 |
| 6.2 进一步研究展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 附录 | 第78-81页 |
| 科研成果及参与项目 | 第81-82页 |
