| 中文摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-18页 |
| ·课题研究的背景及意义 | 第10-12页 |
| ·现代通信系统 | 第10-11页 |
| ·信道编码发展历程 | 第11-12页 |
| ·LDPC编码理论的发展 | 第12-13页 |
| ·基于FPGA的LDPC译码器研究现状 | 第13-15页 |
| ·国外发展现状 | 第14-15页 |
| ·国内发展现状 | 第15页 |
| ·本文研究内容和主要贡献 | 第15-18页 |
| 第二章 LDPC编解码原理 | 第18-26页 |
| ·LDPC码的矩阵表示和编码 | 第18页 |
| ·Tanner图表示 | 第18-19页 |
| ·LDPC译码算法比较 | 第19-24页 |
| ·硬判决译码算法 | 第20-21页 |
| ·基于置信传播的算法 | 第21-24页 |
| ·本章小结 | 第24-26页 |
| 第三章 基于FPGA的LDPC译码器硬件设计平台 | 第26-32页 |
| ·开发平台简介 | 第26-27页 |
| ·软件开发平台 | 第27-30页 |
| ·Quartus平台设计环境 | 第28页 |
| ·FPGA开发流程 | 第28-29页 |
| ·FPGA硬件描述语言 | 第29-30页 |
| ·本章总结 | 第30-32页 |
| 第四章 基于FPGA的LDPC译码器实现 | 第32-46页 |
| ·基于FPGA的LDPC译码器结构 | 第32-33页 |
| ·串行译码器 | 第32页 |
| ·部分串行译码器(串行并行结合译码器) | 第32-33页 |
| ·全并行译码器 | 第33页 |
| ·LDPC全并行译码器各功能块设计 | 第33-43页 |
| ·校验单元节点设计 | 第33-38页 |
| ·变量单元设计 | 第38-42页 |
| ·控制模块设计 | 第42-43页 |
| ·校验模块设计 | 第43页 |
| ·本章总结 | 第43-46页 |
| 第五章 基于FPGA的译码器设计优化及实验结果分析 | 第46-58页 |
| ·指针操作 | 第46-48页 |
| ·乒乓操作法 | 第48-51页 |
| ·标记粘贴运算符使用 | 第51-53页 |
| ·实验结果分析 | 第53-56页 |
| ·本章总结 | 第56-58页 |
| 第六章 结论与展望 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 攻读学位期间取得的研究成果及参与科研的项目 | 第61-62页 |
| 致谢 | 第62-63页 |
| 个人简况及联系方式 | 第63-64页 |
| 承诺书 | 第64-65页 |