非制冷长波红外图像处理系统的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-19页 |
| ·课题背景与研究意义 | 第9-10页 |
| ·课题相关技术及发展现状 | 第10-16页 |
| ·红外成像技术 | 第10-11页 |
| ·红外探测器的非均匀性 | 第11-12页 |
| ·红外图像处理系统的研究现状 | 第12-13页 |
| ·FPGA技术 | 第13-15页 |
| ·DSP技术 | 第15-16页 |
| ·本文的研究内容与结构 | 第16-19页 |
| ·研究内容 | 第16-17页 |
| ·论文结构 | 第17-19页 |
| 第2章 系统方案设计 | 第19-29页 |
| ·系统需求分析 | 第19-21页 |
| ·系统要求及性能指标 | 第19-20页 |
| ·处理器方案设计 | 第20-21页 |
| ·系统总体设计方案 | 第21-28页 |
| ·系统组成 | 第21-22页 |
| ·长波红外探测器板方案 | 第22-23页 |
| ·图像预处理板设计方案 | 第23-25页 |
| ·DSP图像算法板方案 | 第25-27页 |
| ·电源外部接口板方案 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 系统实时图像预处理逻辑设计 | 第29-49页 |
| ·基于标定的非均匀校正算法 | 第29-32页 |
| ·一点标定非均匀校正 | 第29-30页 |
| ·两点标定非均匀校正 | 第30-31页 |
| ·多点标定非均匀校正 | 第31-32页 |
| ·两点标定非均匀校正逻辑设计 | 第32-42页 |
| ·非均匀校正算法概述 | 第32-33页 |
| ·两点标定非均匀校正整体流程 | 第33-34页 |
| ·分配系统中SRAM存储地址 | 第34页 |
| ·缓存单元与累加和单元 | 第34-38页 |
| ·浮点运算单元 | 第38-40页 |
| ·逻辑控制单元 | 第40-42页 |
| ·直方图均衡化算法 | 第42-47页 |
| ·直方图统计 | 第42-43页 |
| ·直方图均衡化 | 第43-44页 |
| ·直方图均衡化逻辑设计 | 第44-47页 |
| ·本章小结 | 第47-49页 |
| 第4章 系统逻辑和软件设计 | 第49-75页 |
| ·FPGA接口逻辑模块设计 | 第49-60页 |
| ·红外探测器配置模块 | 第50-53页 |
| ·AD采集与串并转换模块 | 第53-56页 |
| ·SRAM读写模块 | 第56-58页 |
| ·UPP发送接口逻辑 | 第58-59页 |
| ·处理器上电时序逻辑 | 第59-60页 |
| ·FPGA逻辑设计的优化设计 | 第60-64页 |
| ·并行设计 | 第60-61页 |
| ·异步时钟域设计 | 第61-62页 |
| ·流水线结构 | 第62-64页 |
| ·基于Qsys的NIOSⅡ可编程片上系统 | 第64-70页 |
| ·Qsys集成工具 | 第64-65页 |
| ·NIOSⅡ处理器架构 | 第65-67页 |
| ·NIOSⅡ处理器功能配置 | 第67-70页 |
| ·DSP软件设计 | 第70-74页 |
| ·UART中断线程 | 第71-72页 |
| ·UPP中断线程 | 第72页 |
| ·千兆以太网接口任务线程 | 第72-74页 |
| ·本章小结 | 第74-75页 |
| 第5章 系统测试 | 第75-87页 |
| ·系统测试概览 | 第75页 |
| ·FPGA各模块逻辑测试 | 第75-81页 |
| ·探测器配置模块测试 | 第75-77页 |
| ·AD和并串转换测试 | 第77-79页 |
| ·SRAM读写模块测试 | 第79-80页 |
| ·UPP发送模块测试 | 第80页 |
| ·校正因子的存储与实时校正测试 | 第80-81页 |
| ·系统逻辑时序约束 | 第81-84页 |
| ·时序分析的测试对象 | 第82-84页 |
| ·时序分析的测试结果 | 第84页 |
| ·串口传输配置信息测试 | 第84-86页 |
| ·本章小结 | 第86-87页 |
| 结论 | 第87-89页 |
| 参考文献 | 第89-93页 |
| 攻读硕士学位期间所发表的学术论文 | 第93-95页 |
| 致谢 | 第95页 |
