太赫兹点对点通信链路中的40Gbps DQPSK调制解调器的实现
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第1章 绪论 | 第12-17页 |
| ·论文研究的背景和意义 | 第12-13页 |
| ·国内外研究现状和发展趋势 | 第13-15页 |
| ·论文主要研究内容和章节安排 | 第15-17页 |
| 第2章 DQPSK调制解调原理 | 第17-29页 |
| ·概述 | 第17页 |
| ·数模混合DQPSK调制解调系统设计 | 第17-18页 |
| ·差分编码及一种改进的差分编码原理概述 | 第18-22页 |
| ·差分编码原理概述 | 第18-19页 |
| ·隔相差分编码原理概述 | 第19-22页 |
| ·PRBS码性质 | 第22-23页 |
| ·预加重 | 第23-28页 |
| ·码间串扰 | 第23-26页 |
| ·预加重原理 | 第26-28页 |
| ·均衡 | 第28-29页 |
| 第3章 DQPSK调制解调器实现研究 | 第29-41页 |
| ·概述 | 第29页 |
| ·数字部分 | 第29-38页 |
| ·FPGA调制器结构 | 第29-30页 |
| ·高速系统中的时钟问题 | 第30-31页 |
| ·PRBS的产生和校验 | 第31-33页 |
| ·差分编码器的FPGA实现 | 第33-38页 |
| ·模拟部分 | 第38-41页 |
| ·解调器结构 | 第38-39页 |
| ·调整延迟器件 | 第39-41页 |
| 第4章 测试 | 第41-52页 |
| ·概述 | 第41页 |
| ·实验条件 | 第41-43页 |
| ·调制器测试 | 第43-48页 |
| ·FPGA发送信号 | 第43-46页 |
| ·预加重 | 第46-48页 |
| ·解调器测试 | 第48-52页 |
| ·解调器功能测试 | 第48-50页 |
| ·解调器带宽测试 | 第50-52页 |
| 第五章 结论 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读学位期间发表论文与研究成果清单 | 第57-58页 |
| 致谢 | 第58页 |
