计算机直接制版机数据适配卡的研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·研究目的及意义 | 第10-11页 |
| ·CTP 系统简介 | 第11-12页 |
| ·发排卡在印刷流程中的位置 | 第11页 |
| ·CTP 系统构成 | 第11-12页 |
| ·国内外发展状况及存在的问题 | 第12-13页 |
| ·论文的主要工作和内容安排 | 第13-15页 |
| 第二章 网络发排卡的理论基础 | 第15-20页 |
| ·千兆以太网基础简介 | 第15-17页 |
| ·以太网协议参考模型 | 第15-16页 |
| ·物理层技术 | 第16-17页 |
| ·物理层技术 | 第17页 |
| ·生成 FCS 序列的算法 | 第17-18页 |
| ·锁相环技术 | 第18-19页 |
| ·SDRAM 基本概念 | 第19页 |
| 本章小结 | 第19-20页 |
| 第三章 发排卡系统框架设计 | 第20-28页 |
| ·网络发排卡技术需求分析 | 第20-22页 |
| ·系统方案设计 | 第22-24页 |
| ·系统功能原理 | 第22页 |
| ·系统各功能模块划分 | 第22-24页 |
| ·系统的数据传输流程 | 第24页 |
| ·芯片选型 | 第24-27页 |
| ·FPGA 器件选型 | 第25-26页 |
| ·物理芯片选型 | 第26页 |
| ·SDRAM 选型 | 第26-27页 |
| 本章小结 | 第27-28页 |
| 第四章 系统各模块功能实现 | 第28-68页 |
| ·FPGA 的设计流程 | 第28-29页 |
| ·Signal Tap 逻辑分析仪简介 | 第29-32页 |
| ·以太网数据帧解析模块设计 | 第32-41页 |
| ·媒体无关接口简介 | 第32-34页 |
| ·媒体无关接口设计与测试 | 第34-35页 |
| ·本系统数据帧格式 | 第35页 |
| ·模块程序设计 | 第35-36页 |
| ·模块验证 | 第36-41页 |
| ·一级二级缓存控制模块设计 | 第41-42页 |
| ·异步 FIFO 简介 | 第41-42页 |
| ·一级异步 FIFO 缓存模块设计 | 第42页 |
| ·二级异步 FIFO 缓存模块设计 | 第42页 |
| ·SDRAM 数据缓存模块设计 | 第42-57页 |
| ·SDRAM 的内部基本操作 | 第42-46页 |
| ·SDRAM 控制器设计 | 第46-50页 |
| ·模块验证 | 第50-57页 |
| ·命令回传模块设计与测试 | 第57-63页 |
| ·数据帧格式定义 | 第57页 |
| ·模块设计 | 第57-58页 |
| ·模块验证 | 第58-63页 |
| ·并口数据输出控制模块实现 | 第63-64页 |
| ·上位机软件简介 | 第64-65页 |
| ·系统设计中的问题及解决方法 | 第65-66页 |
| ·系统整体测试 | 第66-67页 |
| 本章小结 | 第67-68页 |
| 第五章 结束语 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-76页 |
