一款高性能处理器的可测性设计与实现
| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·课题研究背景与意义 | 第11-12页 |
| ·DFT发展历程和现状 | 第12-14页 |
| ·DFT发展趋势和挑战 | 第14-16页 |
| ·本文主要工作和结构 | 第16-18页 |
| ·本文主要工作 | 第16页 |
| ·本文结构安排 | 第16-18页 |
| 第二章 可测性设计综述 | 第18-25页 |
| ·可测性设计的基本概念 | 第18-19页 |
| ·测试的基本原理 | 第19页 |
| ·故障模型和故障模拟 | 第19-20页 |
| ·测试向量的产生 | 第20页 |
| ·可测性设计技术 | 第20-24页 |
| ·扫描技术 | 第20-22页 |
| ·内建自测试技术 | 第22页 |
| ·边界扫描技术 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 “FX”处理器DFT结构规划 | 第25-36页 |
| ·芯片测试概述 | 第25-27页 |
| ·结构简介与测试目标 | 第27-29页 |
| ·芯片的结构简介 | 第27-28页 |
| ·测试要求与目标 | 第28-29页 |
| ·可测性设计分析 | 第29-34页 |
| ·扫描设计 | 第29-31页 |
| ·存储器内建自测试设计 | 第31-32页 |
| ·边界扫描设计 | 第32-34页 |
| ·测试难度分析 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 基于at-speed的扫描设计 | 第36-58页 |
| ·扫描设计全局策略 | 第36-38页 |
| ·压缩逻辑的设计 | 第38-40页 |
| ·传统的扫描设计 | 第38页 |
| ·带压缩的扫描设计 | 第38-40页 |
| ·低功耗的扫描设计 | 第40-45页 |
| ·测试模式和功能模式的比较 | 第41页 |
| ·低功耗的扫描设计方法 | 第41-44页 |
| ·扫描设计功耗评估 | 第44-45页 |
| ·多时钟域划分和串链顺序 | 第45-51页 |
| ·多时钟域划分问题 | 第45-47页 |
| ·调试链的插入 | 第47-48页 |
| ·扫描链串链顺序问题 | 第48-51页 |
| ·扫描设计验证结果与分析 | 第51-57页 |
| ·模块级扫描设计验证结果 | 第51-52页 |
| ·TOP层扫描设计验证结果 | 第52页 |
| ·影响故障覆盖率的因素分析 | 第52-57页 |
| ·本章总结 | 第57-58页 |
| 第五章 “FX”处理器低功耗的MBIST设计 | 第58-73页 |
| ·存储器复杂性分析 | 第58-60页 |
| ·MBIST的算法选取 | 第60页 |
| ·SMarch算法能检测到的故障模型分析 | 第60-62页 |
| ·固定故障 | 第61页 |
| ·跳变故障 | 第61页 |
| ·地址译码故障 | 第61-62页 |
| ·读写逻辑故障 | 第62页 |
| ·参数故障 | 第62页 |
| ·MBIST的低功耗设计 | 第62-68页 |
| ·MBIST整体设计 | 第62-63页 |
| ·测试功耗分析 | 第63-64页 |
| ·传统的降低MBIST功耗的方法 | 第64页 |
| ·影响MBIST功耗的因素 | 第64-65页 |
| ·本文降低MBIST功耗的方法和实现 | 第65-68页 |
| ·测试功耗评估 | 第68-69页 |
| ·MBIST的正确性验证 | 第69-72页 |
| ·本章总结 | 第72-73页 |
| 第六章 结束语 | 第73-76页 |
| ·本文工作总结 | 第73-74页 |
| ·展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 作者在学期间取得学术成果 | 第80页 |
