基于CPCI平台的PCIE总线高速交换背板设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·论文的研究背景和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·国外研究现状 | 第10-11页 |
| ·国内研究现状 | 第11-12页 |
| ·论文的主要工作 | 第12-13页 |
| ·论文的章节安排 | 第13-15页 |
| 第二章 高速信号互连的关键问题与分析 | 第15-25页 |
| ·信号完整性 | 第15-21页 |
| ·PCB的信号完整性 | 第15-16页 |
| ·高速连接器的信号完整性 | 第16-20页 |
| ·差分信号的信号完整性 | 第20-21页 |
| ·电源完整性 | 第21-23页 |
| ·电磁兼容 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 高速交换背板的设计 | 第25-35页 |
| ·系统需求分析 | 第25页 |
| ·开放式总线平台 | 第25-26页 |
| ·高速总线协议 | 第26-28页 |
| ·CPCI平台架构 | 第28-29页 |
| ·基于PCI与PCIE双总线的系统架构设计 | 第29-33页 |
| ·PCIE总线架构 | 第29-30页 |
| ·PCI总线架构 | 第30-31页 |
| ·双冗余备份架构 | 第31-32页 |
| ·整体架构设计 | 第32-33页 |
| ·高速交换背板整体方案设计 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 高速交换背板的实现 | 第35-55页 |
| ·主要元器件选型 | 第35-37页 |
| ·PCIE交换芯片 | 第35-36页 |
| ·高速差分时钟扇出缓冲器 | 第36-37页 |
| ·高速交换背板的电路原理图设计 | 第37-46页 |
| ·高速交换模块设计 | 第37-39页 |
| ·高速时钟模块设计 | 第39-41页 |
| ·电源模块设计 | 第41-45页 |
| ·系统配置模块设计 | 第45-46页 |
| ·高速交换背板的PCB设计 | 第46-51页 |
| ·叠层 | 第46-47页 |
| ·布局 | 第47-49页 |
| ·布线 | 第49-51页 |
| ·背板的压接与叠装设计 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 高速交换背板的测试 | 第55-60页 |
| ·硬件测试 | 第56-57页 |
| ·功能测试 | 第57-58页 |
| ·性能测试 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第六章 总结与展望 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 附录 | 第64-65页 |
| 致谢 | 第65页 |
