宽带低相位噪声V波段频率综合器的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·频综的概述以及目前发展状况 | 第7-9页 |
| ·取样锁相的技术特点以及发展状况 | 第9页 |
| ·取样锁相介质振荡器的特点 | 第9-10页 |
| ·本论文的研究主要内容以及主要指标要求 | 第10-11页 |
| 2 基于锁相环的频率源的基本原理 | 第11-20页 |
| ·锁相环基本工作的原理 | 第11-13页 |
| ·鉴相器(PD) | 第11-12页 |
| ·环路滤波器(LPF) | 第12-13页 |
| ·压控振荡器(VCO) | 第13页 |
| ·锁相频率综合器的相位噪声分析 | 第13-15页 |
| ·相位噪声的概述 | 第13-14页 |
| ·锁相环路的相位噪声分析 | 第14-15页 |
| ·最佳环路带宽的选择 | 第15-16页 |
| ·频率综合器的常见基本结构 | 第16-20页 |
| ·单环频率综合器 | 第16-18页 |
| ·多环频率综合器 | 第18-20页 |
| 3 取样锁相频率合成器电路理论以及环路电路的设 | 第20-31页 |
| ·取样锁相环的基本原理 | 第20-21页 |
| ·取样锁相电路的工作过程 | 第21-22页 |
| ·取样锁相扩捕电路的分析 | 第22-27页 |
| ·三角波振荡电路 | 第23-25页 |
| ·文氏电桥振荡电路 | 第25-27页 |
| ·环路稳定性以及环路的参数计算 | 第27-28页 |
| ·环路稳定性判断 | 第27页 |
| ·环路的参数计算 | 第27-28页 |
| ·取样鉴相器的主要指标 | 第28-31页 |
| ·上限输出频率fm | 第28页 |
| ·最大取样次数M_(max) | 第28-29页 |
| ·取样锁相电路的效率 | 第29-31页 |
| 4 V波段频率综合器的总体方案设计 | 第31-53页 |
| ·V波段频综的设计指标以及方案设计 | 第31-32页 |
| ·晶振源的设计 | 第32-37页 |
| ·主要器件的选择 | 第33-34页 |
| ·仿真设计及电路图设计 | 第34-37页 |
| ·S波段频率综合器的设计 | 第37-43页 |
| ·芯片选择 | 第37-40页 |
| ·S波段频综的仿真以及电路的设计 | 第40-43页 |
| ·DRO频率综合器的设计 | 第43-50页 |
| ·芯片的选择 | 第43-48页 |
| ·ADS取样锁相环的仿真和PCB版图的绘制 | 第48-50页 |
| ·混频和倍频模块设计 | 第50-53页 |
| 5 调试与分析 | 第53-60页 |
| ·晶振源和S波段频率综合器的测试 | 第53-57页 |
| ·DRO测试方法 | 第57页 |
| ·V波段相位噪声分析 | 第57-58页 |
| ·小结 | 第58-60页 |
| 总结 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-63页 |
