| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 图表目录 | 第7-10页 |
| 1 绪论 | 第10-13页 |
| ·课题背景及研究意义 | 第10-11页 |
| ·论文结构安排 | 第11-13页 |
| 2 RapidIO技术 | 第13-22页 |
| ·RapidIO协议 | 第13-19页 |
| ·逻辑层规范 | 第13-17页 |
| ·传输层规范 | 第17-18页 |
| ·物理层规范 | 第18-19页 |
| ·RapidIO互连系统架构 | 第19-21页 |
| ·MicroTCA架构 | 第19-20页 |
| ·VPX架构 | 第20-21页 |
| ·小结 | 第21-22页 |
| 3 基于RapidIO光纤通信系统的设计与实现 | 第22-32页 |
| ·硬件设计 | 第22-27页 |
| ·系统架构 | 第22-23页 |
| ·配置电路 | 第23-24页 |
| ·光模块与高速收发器接口设计 | 第24-26页 |
| ·电源设计 | 第26-27页 |
| ·软件设计 | 第27-30页 |
| ·FPGA逻辑功能概述 | 第27页 |
| ·收发器复位时序 | 第27-28页 |
| ·发送模块设计 | 第28-29页 |
| ·接收模块设计 | 第29-30页 |
| ·总控制模块设计 | 第30页 |
| ·测试结果 | 第30-32页 |
| 4 基于VPX的RapidIO互连系统的硬件设计与实现 | 第32-49页 |
| ·VPX板卡设计方案 | 第32页 |
| ·ADS5463硬件设计 | 第32-34页 |
| ·模拟信号输入 | 第32-33页 |
| ·时钟分配和输入 | 第33页 |
| ·数字信号输出 | 第33页 |
| ·电源供电及模数地的分割 | 第33-34页 |
| ·Virtex-6 FPGA硬件设计 | 第34-45页 |
| ·Virtex-6配置电路 | 第34-36页 |
| ·以太网接口设计 | 第36-38页 |
| ·高速串行口设计 | 第38-39页 |
| ·DDR3接口设计 | 第39-41页 |
| ·VPX板卡结构和插座 | 第41-43页 |
| ·电源设计 | 第43-45页 |
| ·TMS320C6678多核DSP硬件介绍 | 第45-49页 |
| ·JTAG仿真接口 | 第45页 |
| ·配置FPGA | 第45-46页 |
| ·时钟电路 | 第46页 |
| ·高速串行接口 | 第46-47页 |
| ·DDR3接口 | 第47页 |
| ·电源设计 | 第47-49页 |
| 5 RapidIO互连系统的软件设计 | 第49-66页 |
| ·FPGA实现RapidIO端点 | 第49-61页 |
| ·串行RapidIO核介绍 | 第49页 |
| ·串行RapidIO核结构 | 第49-53页 |
| ·对本地端点读内存 | 第53-55页 |
| ·对本地端点写内存 | 第55-58页 |
| ·对远端端点读内存 | 第58页 |
| ·对远端端点写内存 | 第58-59页 |
| ·门铃和消息传输 | 第59页 |
| ·约束设置 | 第59-60页 |
| ·Modelsim仿真 | 第60-61页 |
| ·DSP实现RapidIO端点 | 第61-66页 |
| ·SerDes宏配置 | 第61-62页 |
| ·直接I/O操作 | 第62-66页 |
| 6 总结与展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-69页 |