DDS相位杂散抑制技术的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7-8页 |
| ·DDS 的发展状况 | 第8页 |
| ·本论文的任务 | 第8-11页 |
| 第二章 DDS 技术分析 | 第11-17页 |
| ·DDS 技术概述 | 第11-12页 |
| ·DDS 的基本原理 | 第12-17页 |
| 第三章 DDS 杂散分析 | 第17-31页 |
| ·理想 DDS 频谱分析 | 第17-19页 |
| ·相位截断引起的杂散 | 第19-23页 |
| ·幅度量化引起的杂散 | 第23-26页 |
| ·D/A 转化引起的杂散 | 第26-28页 |
| ·其他噪声源带来的杂散 | 第28-31页 |
| 第四章 抑制相位杂散的方法 | 第31-37页 |
| ·增加寻址位数，减小相位截断 | 第31-33页 |
| ·频率控制字与 2B互质 | 第33页 |
| ·抖动注入法 | 第33-37页 |
| 第五章 基于 CORDIC 算法的 DDS 设计 | 第37-61页 |
| ·DSP Builder 介绍 | 第37-39页 |
| ·CORDIC 算法介绍 | 第39-42页 |
| ·CORDIC 算法的特点 | 第42-45页 |
| ·易于在硬件中实现 | 第42-44页 |
| ·能够达到较高的精度 | 第44页 |
| ·比查表法 DDS 的杂散噪声小 | 第44页 |
| ·CORDIC 算法的速度 | 第44页 |
| ·CORDIC 算法能计算的角度范围 | 第44-45页 |
| ·DDS 设计简介 | 第45页 |
| ·基于 CORDIC 算法的 DDS 总体设计 | 第45-47页 |
| ·改进相位累加器的设计 | 第47-53页 |
| ·普通相位累加器的设计 | 第47-48页 |
| ·相位预处理模块的设计 | 第48-50页 |
| ·频率控制字 K 与 2B互质的实现 | 第50-51页 |
| ·相位加抖的实现 | 第51-53页 |
| ·CORDIC 算法实现模块 | 第53-56页 |
| ·CORDIC 算法迭代模块总体设计 | 第53-54页 |
| ·CORDIC 相位比较模块 | 第54-55页 |
| ·CORDIC 算法余弦迭代模块 | 第55-56页 |
| ·CORDIC 算法正弦迭代模块 | 第56页 |
| ·正余弦合成模块 | 第56-57页 |
| ·正弦合成模块 | 第56-57页 |
| ·余弦合成模块 | 第57页 |
| ·结果分析 | 第57-61页 |
| ·未作改进时的结果 | 第58-59页 |
| ·增加寻址位数对结果的影响 | 第59页 |
| ·频率控制字 K 与 2B互质对结果的影响 | 第59-60页 |
| ·加入相位抖动后对结果的影响 | 第60-61页 |
| 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 科研成果 | 第67-68页 |
