| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-9页 |
| ·短波通信的发展 | 第7-8页 |
| ·0FDM技术的发展与应用介绍 | 第8-9页 |
| ·FPGA软件无线电 | 第9-10页 |
| ·课题来源与完成情况以及结构安排 | 第10-13页 |
| ·课题来源与完成情况 | 第10页 |
| ·论文结构安排 | 第10-13页 |
| 第二章 短波宽带OFDM系统方案分析 | 第13-21页 |
| ·0FDM系统收发机的典型结构 | 第13页 |
| ·0FDM的基本原理 | 第13-16页 |
| ·0FDM调制技术 | 第13-15页 |
| ·0FDM系统的保护间隔和循环前缀 | 第15-16页 |
| ·0FDM技术在短波宽带系统中的应用 | 第16-17页 |
| ·短波宽带OFDM系统物理层方案 | 第17-19页 |
| ·设计要求 | 第17-18页 |
| ·系统总体方案 | 第18-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 同步捕获技术研究及FPGA实现 | 第21-51页 |
| ·0FDM系统的同步技术概述 | 第21-23页 |
| ·符号定时偏差对OFDM系统性能的影响 | 第23-25页 |
| ·基于CAZAC 序列的同步捕获方案 | 第25-32页 |
| ·CAZAC序列介绍 | 第25-27页 |
| ·基于CAZAC序列的符号同步算法 | 第27-29页 |
| ·改进的相关值计算及判决方法 | 第29-32页 |
| ·系统的实现方案及硬件平台 | 第32-35页 |
| ·系统实现方案 | 第32-33页 |
| ·系统硬件平台 | 第33-35页 |
| ·基于Verilog的FPGA f发流程及开发工具 | 第35-38页 |
| ·基于CAZAC 序列的同步捕获方案的FPGA实现 | 第38-45页 |
| ·FIR滤波器实现 | 第39-40页 |
| ·改进的相关值计算及判决方法实现 | 第40-41页 |
| ·自适应门限模块实现 | 第41-42页 |
| ·同步捕获模块的验证与调试结果 | 第42-45页 |
| ·对下变频芯片的配置 | 第45-46页 |
| ·FPGA与DSP的接口设计 | 第46-48页 |
| ·系统的试验验证 | 第48页 |
| ·本章小结 | 第48-51页 |
| 第四章 差错控制编码技术研究及FPGA实现 | 第51-61页 |
| ·系统新的实现方案及硬件验证平台 | 第51-52页 |
| ·系统新的实现方案 | 第51-52页 |
| ·硬件验证平台 | 第52页 |
| ·差错控制编码技术研究 | 第52-54页 |
| ·RS编译码 | 第52-53页 |
| ·CRC校验㈣ | 第53-54页 |
| ·差错控制编码的FPGA实现 | 第54-57页 |
| ·基于NiosII软核处理器的片上系统构建 | 第55-56页 |
| ·接口逻辑的设计 | 第56-57页 |
| ·片上系统的测试与验证 | 第57-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |