基于凤芯的DDR设计与FPGA验证
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 一、视频压缩标准概述 | 第8-14页 |
| ·视频压缩的来源 | 第8页 |
| ·视频图像压缩的基本理论 | 第8-9页 |
| ·视频序列图像中存在的冗余形式 | 第9页 |
| ·视频图像数据压缩的主要方法 | 第9-10页 |
| ·H.264视频标准发展及现状 | 第10-11页 |
| ·编码器原理介绍 | 第11-12页 |
| ·AVS视频标准发展及现状 | 第12-14页 |
| 二、凤芯功能与系统框架 | 第14-17页 |
| ·凤芯功能 | 第14-15页 |
| ·凤芯系统框架 | 第15-17页 |
| 三、SDRAM基本概念 | 第17-24页 |
| ·SDRAM存储原理 | 第17页 |
| ·物理Bank | 第17-18页 |
| ·芯片位宽 | 第18页 |
| ·逻辑Bank与芯片位宽 | 第18-20页 |
| ·内存芯片的容量 | 第20页 |
| ·与芯片位宽相关的DIMM设计 | 第20-21页 |
| ·SDRAM功能框图 | 第21-22页 |
| ·内存刷新 | 第22-24页 |
| 四、DDR基本理论 | 第24-34页 |
| ·基本时序图 | 第24页 |
| ·DDR命令组成 | 第24-25页 |
| ·内存初始化与模式设定 | 第25-26页 |
| ·内存读写操作 | 第26-32页 |
| ·差分时钟 | 第32页 |
| ·延迟锁定回路(DLL) | 第32页 |
| ·自动预充电 | 第32-34页 |
| 五、DDR数据通路设计 | 第34-40页 |
| ·ADDR,CS,WE,RAS,CAS等控制信号 | 第34-35页 |
| ·CK/CK_n | 第35页 |
| ·DQS | 第35-37页 |
| ·DQ | 第37-40页 |
| 六、Altera FPGA简介 | 第40-48页 |
| ·Altera公司简介 | 第40-41页 |
| ·StratixII系列FPGA简介 | 第41-44页 |
| ·HardCopy II结构化ASIC | 第44-46页 |
| ·QuartusII简介 | 第46-48页 |
| 七、FPGA验证实现 | 第48-60页 |
| ·FPGA选型与验证环境 | 第48-49页 |
| ·Altera fpag上硬件接口 | 第49页 |
| ·验证困难与解决: | 第49-55页 |
| ·使用局部时钟资源+LOCATION约束: | 第50-53页 |
| ·使用IOE上的延迟单元+LOCATION约束 | 第53-55页 |
| ·DQS域时序设计 | 第55-57页 |
| ·从同步时钟计算 | 第57-58页 |
| ·验证结果: | 第58-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62页 |
