| 中文摘要 | 第1-6页 |
| 英文摘要 | 第6-10页 |
| 第1章 前言 | 第10-17页 |
| ·课题研究的背景及意义 | 第10-13页 |
| ·数字音频广播(DAB)系统的发展背景 | 第10-11页 |
| ·研究卷积码及Viterbi 译码器的意义 | 第11-13页 |
| ·卷积码及Viterbi 译码器的国内外发展现状 | 第13-14页 |
| ·本论文的研究选题、研究目标和论文内容安排 | 第14-17页 |
| 第2章 IBOC DAB 接收机Viterbi 译码器设计方案 | 第17-39页 |
| ·卷积编码与Viterbi 译码算法 | 第17-32页 |
| ·卷积编码 | 第17-25页 |
| ·Viterbi 译码算法 | 第25-32页 |
| ·Viterbi 译码性能及其比较 | 第32-36页 |
| ·测试Viterbi 译码性能的Simulink 仿真系统 | 第32-34页 |
| ·测试Viterbi 译码性能的Simulink 仿真结果 | 第34-36页 |
| ·Viterbi 译码器具体实现方案及其比较 | 第36-37页 |
| ·Viterbi 译码器的设计流程 | 第37-39页 |
| 第3章 IBOC DAB 接收机Viterbi 译码器结构设计 | 第39-57页 |
| ·Viterbi 译码器的总体结构 | 第39-40页 |
| ·分支度量模块(BMG)的设计 | 第40-42页 |
| ·加比选(ACS)模块的设计 | 第42-50页 |
| ·加比选单元的设计 | 第43-49页 |
| ·度量溢出控制单元的设计 | 第49-50页 |
| ·最小值选择单元的设计 | 第50页 |
| ·回溯及判决输出模块的设计 | 第50-54页 |
| ·幸存路径存储管理 | 第54-55页 |
| ·控制单元 | 第55-57页 |
| 第4章 Viterbi 译码器的仿真及综合结果分析 | 第57-80页 |
| ·Viterbi 译码器及各个模块的仿真及分析 | 第57-63页 |
| ·BMG 模块的仿真结果及分析 | 第57-59页 |
| ·ACS 模块的仿真结果及分析 | 第59-61页 |
| ·回溯及判决输出模块的仿真结果及分析 | 第61页 |
| ·总体模块的仿真结果及分析 | 第61-63页 |
| ·Viterbi 译码器及各个模块的综合及分析 | 第63-80页 |
| ·ACS 模块的综合结果及分析 | 第65-72页 |
| ·BMG 模块的综合结果及分析 | 第72-74页 |
| ·回溯及判决输出模块的综合结果及分析 | 第74-77页 |
| ·总体模块的综合结果及分析 | 第77-80页 |
| 第5章 Viterbi 译码器的FPGA 验证 | 第80-84页 |
| ·FPGA 验证的环境 | 第80-81页 |
| ·FPGA 验证的结果 | 第81-84页 |
| 第6章 结论 | 第84-86页 |
| 参考文献 | 第86-92页 |
| 附录 | 第92-95页 |
| 致谢 | 第95-96页 |
| 个人简历、在学期间的研究成果 | 第96页 |
