| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-20页 |
| ·SoPC概述 | 第10-11页 |
| ·SoPC的发展状况 | 第10-11页 |
| ·SoPC在嵌入式领域的应用 | 第11页 |
| ·SoPC设计方法 | 第11-13页 |
| ·SoPC的特点 | 第11-12页 |
| ·SoPC设计策略和流程 | 第12-13页 |
| ·IP开发 | 第13-15页 |
| ·IP的基本特征 | 第13页 |
| ·IP的开发流程 | 第13-15页 |
| ·FPGA设计策略 | 第15-17页 |
| ·可编程逻辑器件 | 第15-16页 |
| ·FPGA的应用 | 第16页 |
| ·EDA软件仿真与FPGA验证 | 第16-17页 |
| ·选题依据和所做工作 | 第17-20页 |
| ·MIL-STD-1553B总线现状 | 第17页 |
| ·MIL-STD-1553B总线IP核研究意义 | 第17-18页 |
| ·本课题的研究工作 | 第18-20页 |
| 第二章 同类系统比较 | 第20-23页 |
| ·基于Nios的1553B接口控制器 | 第20-21页 |
| ·系统主要工作 | 第20页 |
| ·比较 | 第20-21页 |
| ·航天器总线管理系统的SOC设计与研究 | 第21页 |
| ·系统主要工作 | 第21页 |
| ·比较 | 第21页 |
| ·基于PowerPC处理器硬核的片上可编程系统应用的设计及验证 | 第21-22页 |
| ·系统主要工作 | 第21-22页 |
| ·比较 | 第22页 |
| ·1553B总线接口技术研究及FPGA实现 | 第22-23页 |
| ·系统主要工作 | 第22页 |
| ·比较 | 第22-23页 |
| 第三章 系统总体设计 | 第23-35页 |
| ·系统概述 | 第23-24页 |
| ·系统说明 | 第23页 |
| ·系统目标 | 第23页 |
| ·运行环境 | 第23-24页 |
| ·需求规定 | 第24-26页 |
| ·功能需求 | 第24-25页 |
| ·性能需求 | 第25页 |
| ·数据需求 | 第25-26页 |
| ·1553B总线协议 | 第26-29页 |
| ·1553B总线结构 | 第26页 |
| ·1553B总线操作要求 | 第26页 |
| ·1553B总线消息 | 第26-29页 |
| ·异步串行通信 | 第29-30页 |
| ·串行通信传输方式 | 第29页 |
| ·异步串行通信协议 | 第29-30页 |
| ·Virtex4 FPGA的结构及特点 | 第30-32页 |
| ·XC4VFX12 FPGA结构 | 第30-31页 |
| ·PowerPC405处理器的结构及特点 | 第31-32页 |
| ·系统结构 | 第32-33页 |
| ·系统结构 | 第32-33页 |
| ·地址分配 | 第33页 |
| ·1553B总线协议整体结构 | 第33-35页 |
| 第四章 系统级模型 | 第35-47页 |
| ·系统级建模 | 第35-37页 |
| ·嵌入式SoC系统建模 | 第35页 |
| ·系统级设计 | 第35-37页 |
| ·systemC语言 | 第37-39页 |
| ·systemC概述 | 第37-38页 |
| ·systemC系统建模 | 第38-39页 |
| ·systemC举例 | 第39页 |
| ·系统总体描述 | 第39-45页 |
| ·曼彻斯特编码解码模型 | 第40-42页 |
| ·1553B总线通信模块 | 第42-43页 |
| ·BC控制模块 | 第43-44页 |
| ·顶层模块 | 第44-45页 |
| ·仿真结果 | 第45-47页 |
| ·仿真环境 | 第45页 |
| ·仿真输出 | 第45-47页 |
| 第五章 实现级模型 | 第47-73页 |
| ·开发流程 | 第47-48页 |
| ·CoreConnect总线的结构及特点 | 第48-54页 |
| ·面向可重用设计的总线标准 | 第48-49页 |
| ·CoreConnect总线结构 | 第49页 |
| ·CoreConnect总线基本类型连接功能块 | 第49-50页 |
| ·用户IP结构 | 第50-51页 |
| ·用户IP在EDK中的实现 | 第51-52页 |
| ·用户IP与OPB总线间的信号 | 第52-54页 |
| ·BC模式设计 | 第54-59页 |
| ·BC实现功能 | 第54-55页 |
| ·BC逻辑流程 | 第55-56页 |
| ·存储分配 | 第56-58页 |
| ·BC模式IP核结构 | 第58-59页 |
| ·BC模式发送模块 | 第59-62页 |
| ·编码逻辑 | 第59-61页 |
| ·计数逻辑 | 第61-62页 |
| ·BC模式接收模块 | 第62-64页 |
| ·解码逻辑 | 第62-63页 |
| ·状态字处理逻辑 | 第63-64页 |
| ·BC模式状态控制模块 | 第64-68页 |
| ·状态机 | 第64-65页 |
| ·BC状态分类 | 第65-67页 |
| ·BC状态机的运行 | 第67-68页 |
| ·寄存器组模块 | 第68-70页 |
| ·时钟分频模块 | 第70页 |
| ·中断逻辑 | 第70-71页 |
| ·仿真 | 第71-73页 |
| ·BFM概述 | 第71-72页 |
| ·BFM仿真 | 第72-73页 |
| 第六章 其他接口设计 | 第73-77页 |
| ·UART接口 | 第73-76页 |
| ·UART功能 | 第73页 |
| ·UART接口基本结构 | 第73-74页 |
| ·发送模块 | 第74-75页 |
| ·接收模块 | 第75页 |
| ·寄存器与控制逻辑 | 第75-76页 |
| ·验证测试 | 第76-77页 |
| 第七章 系统集成 | 第77-87页 |
| ·Standalone BSP | 第77页 |
| ·驱动 | 第77-80页 |
| ·BC模式数据结构 | 第78页 |
| ·寄存器操作 | 第78-79页 |
| ·内存操作 | 第79页 |
| ·消息创建 | 第79-80页 |
| ·打开/关闭BC模式 | 第80页 |
| ·初始化BC模式 | 第80页 |
| ·数据发送 | 第80页 |
| ·中断 | 第80-85页 |
| ·PowerPC405中断 | 第80-81页 |
| ·中断控制器 | 第81-82页 |
| ·中断结构 | 第82页 |
| ·中断寄存器 | 第82-83页 |
| ·中断服务程序 | 第83-84页 |
| ·DMA中断服务程序 | 第84-85页 |
| ·测试程序 | 第85-87页 |
| 第八章 总结与展望 | 第87-89页 |
| ·总结 | 第87-88页 |
| ·展望 | 第88-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-93页 |
| 攻读硕士期间发表的相关论文 | 第93页 |