| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| ·课题背景及发展现状 | 第8-10页 |
| ·课题研究意义 | 第10页 |
| ·课题任务及论文结构 | 第10-12页 |
| 第二章 DVB-S信道编解码技术的理论基础 | 第12-27页 |
| ·复用适配以及能量扩散随机化 | 第12-13页 |
| ·外码编解码（RS CODEC） | 第13-18页 |
| ·伴随式计算 | 第14-15页 |
| ·关键方程计算 | 第15-16页 |
| ·错误位置计算 | 第16页 |
| ·错误值计算 | 第16-18页 |
| ·内码编解码（删节卷积码，Convolutional Punctured CODEC） | 第18-23页 |
| ·维特比解码的基本原理 | 第19-22页 |
| ·截尾解码器 | 第22-23页 |
| ·软判决维特比解码 | 第23页 |
| ·卷积交织 | 第23-24页 |
| ·基带成形和QPSK调制 | 第24-25页 |
| ·DVB-S系统的性能要求和监测方法 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 DVB-S内码解码器的FPGA设计及仿真 | 第27-49页 |
| ·1/2 码率维特比解码器的一般设计 | 第27-34页 |
| ·量化电平的确定 | 第28-29页 |
| ·分支度量模块 | 第29-30页 |
| ·加比选模块 | 第30-32页 |
| ·幸存路径管理模块 | 第32-34页 |
| ·基于软件流水线技术的维特比解码器 | 第34-40页 |
| ·基于软件流水线技术的回溯法 | 第34-38页 |
| ·两种维特比解码器的对比分析 | 第38-40页 |
| ·解相位模糊模块的设计 | 第40-41页 |
| ·解删节模块的设计 | 第41-43页 |
| ·同步锁定模块的设计 | 第43-45页 |
| ·控制模块的设计 | 第45-46页 |
| ·性能仿真结果 | 第46-48页 |
| ·本章小节 | 第48-49页 |
| 第四章 DVB-S外码解码器的FPGA设计及仿真 | 第49-64页 |
| ·伴随式计算模块的设计 | 第49-52页 |
| ·关键方程计算模块的设计 | 第52-55页 |
| ·错误位置计算模块的设计 | 第55-56页 |
| ·错误值计算模块的设计 | 第56-57页 |
| ·同步FIFO的设计 | 第57-58页 |
| ·有限域乘法器和求逆器的实现 | 第58-61页 |
| ·乘法器 | 第58-61页 |
| ·求逆器 | 第61页 |
| ·仿真与验证 | 第61-63页 |
| ·本章小节 | 第63-64页 |
| 第五章 解卷积交织及解随机化模块的FPGA设计及仿真 | 第64-69页 |
| ·解卷积交织模块的设计及仿真 | 第64-65页 |
| ·解随机化模块的设计及仿真 | 第65-68页 |
| ·本章小节 | 第68-69页 |
| 第六章 误码监测器的FPGA设计及仿真 | 第69-74页 |
| ·误码监测器的设计 | 第69-71页 |
| ·QPSK错误数据监测模块的设计 | 第70页 |
| ·维特比错误比特监测模块的设计 | 第70-71页 |
| ·维特比解码后的错误字节数的监测（被RS解码器纠正） | 第71页 |
| ·错误包个数的监测 | 第71页 |
| ·误码监测器的仿真 | 第71-73页 |
| ·本章小节 | 第73-74页 |
| 第七章 系统整合及板级验证 | 第74-79页 |
| ·系统整合 | 第74-75页 |
| ·板级验证 | 第75-78页 |
| ·数据源 | 第75-76页 |
| ·在线验证 | 第76-78页 |
| ·本章小节 | 第78-79页 |
| 第八章 结论 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-82页 |
| 附录 DVB-S卷积码编码器状态转移和输出 | 第82-86页 |
| 个人简历、在校期间研究成果及发表论文情况 | 第86-87页 |
